JPS6352442A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPS6352442A
JPS6352442A JP61195390A JP19539086A JPS6352442A JP S6352442 A JPS6352442 A JP S6352442A JP 61195390 A JP61195390 A JP 61195390A JP 19539086 A JP19539086 A JP 19539086A JP S6352442 A JPS6352442 A JP S6352442A
Authority
JP
Japan
Prior art keywords
wiring
sample
wirings
annealing
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61195390A
Other languages
English (en)
Other versions
JPH0644564B2 (ja
Inventor
Junzo Azuma
淳三 東
Susumu Aiuchi
進 相内
Mikio Hongo
幹雄 本郷
Hidezo Sano
秀造 佐野
Katsuro Mizukoshi
克郎 水越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61195390A priority Critical patent/JPH0644564B2/ja
Publication of JPS6352442A publication Critical patent/JPS6352442A/ja
Publication of JPH0644564B2 publication Critical patent/JPH0644564B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Laser Beam Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の表面に補修用配線を形成する方法
に係り、特に試作した半導体装置に部分的な不良が存在
する場合に不良箇所を特定したり補修するのに好適な配
線形成方法に関する。
〔従来の技術〕
近年、半導体装置は高集積化が著しく、配線層について
も多層化が進んでいる。このため開発過程にある半導体
装置が設計通りに動作するとは限らず、チップ上の配線
を切断したり、あるいは任意部分を接続することにより
不良箇所を特定したリ、あるいは補修することにより暫
定的に完全な動作が得られる様にして特性の評価が行わ
れている。
これらのうち任意の箇所を接続する方法として、エクス
テント・アブストラクト・オブ・ザ・セブンティーンス
・コンファレンス・オン・ソリッド・ステート・デバイ
ス・アンド・マテリアルズ、東京(1985年)第19
6頁から第196頁(Extended Ab−str
acts of the 17−th Confere
nce on 5olid 5t−ate  Dev 
ice、s  and  Materials、Tok
yo  1985  pp193〜196)で論じられ
ている方法がある。すなわち、X−Yステージ上に設置
されたCVDセル内にM。
(CO)4蒸気と大気圧Arガスを導入し、CVDセル
内のSiO2でコーティングされたSi基板に、初め数
10μWのArイオンレーザの第2高調波(波長257
7L’rn )を照射して光化学反応によりMOiを析
出し、次に数100dVのArイオンレーザの基本波(
成長515rLfi)を光化学反応で析出したMO膜に
照射して局部的に熱CVDを行った後、CVDセルをX
−Yステージにより移動させてM□配線を形成して任意
の箇所を接続するものである。
〔発明が解決しようとする問題点〕
上記従来技術は、形成したMO配線の比抵抗が40、α
g・(至)とバルクの比抵抗(5,4μg・備)の8倍
も大きい。このため大型計g機等に用いられている高速
論理LSIの補修配線罠使用すると、信号が遅延し特性
の評価がb゛えない。
配線の抵抗値を低減するための対策として配線膜厚を増
加する方法があるが、レーザCVDKより形成された膜
の残留応力、基板との膨張率の差などKより、クラツク
の発生や剥離等が生じ、膜厚の増加には限界がある。
従って配線の抵抗値を低減するためには配線自体の比抵
抗を低減することが不可欠である。
本発明の目的は、信号遅延の生じない比抵抗の小さい補
修用配線を形成する方法を提供することにある。
〔問題点を解決するための手段〕
上記目的は、レーザCV D Kより形成した配線を非
酸化あるいは還元雰囲気中に保つA受装置と、当該配線
の櫂と同程度に集束したエネルギービーム、例えば配線
の幅と同程度に集光したレーザ光を照射する手段により
、当該配線の焼鈍を行って膜質を向上させることで達成
される。
〔作用〕
レーザ光照射により焼鈍の対象となる配線は、予めCV
Dガス雰囲気中で集光されたレーザ光を試料(半導体集
積回路)に照射しつつ稼動することにより形成されてい
る。当該配線をとりまくCVDガスを排気し、10−’
Torr以上の真空中、あるいは不活性ガス若しくは還
元ガス雰囲気中罠尚該試料が保たれることで、焼鈍の過
程で配線表面が酸化されることを防止している。
前記配線の幅と同程度に集光したエネルギービーム(レ
ーザ光)を照射すること罠より、均一な焼鈍と高速な処
理が可能となる。自該幅以下に集光した場合には焼鈍の
効果より再蒸発の効果が顕著となり記報が損傷をうける
ためである。
レーザ等のエネルギービームの照射を受けた前記配線は
、局所的に加熱され、配線材料の結晶性の改善、炭素、
酸素等の不純物の除去により、配線の比抵抗を低減され
る。
〔実施例〕
以下、本発明の実施例を図に従?て説明する。
まず本発明の方法を実施するのに最適な装置を第1図に
示す。当該装置は、 レーザ光2を発振するレーザ発振器1、レーザ光2を反
射して試料19に導くためのダイクロイックミラー3と
レーザ光2を集光して試料19上に照射するための対物
レンズ4から成る加工光学系と、観察光源5とレーザ光
2の波長忙近い波長の観察光8を取り出すためのフィル
タ6と観察光8を試料19上に導(ためのハーフミラ−
7、そして試料19の像を結像するための結像レンズ?
、プリズム10、接眼レンズ11とから成る観察光学系
と、配線形成の対象となる試料19を収納するチャンバ
13であって、レーザ光2を導入するためのクィンド1
2、CVD材料ガスを納めたポンベ16からバルブ15
を介して接続されたガス導入配管14、バルブ18を介
して図示しない真空排気装置に接続された排気用配管1
7から成るガス供給排気系を有し、更に、試料19を載
置しレーザ光2反び観察光8との焦点合せのため試料1
9を光軸方向に移動させるためのZステージ20.試料
19を前記光軸に垂直な平面内で移動させるXYステー
ジ21から成る試料位置特定手段を有するチャンバ13
と、前記Zステージ20及びXYステージ21の駆動並
びに前記レーザ光2の光路を開閉するシャッタ23の駆
動を制御するコンピュータ22、の各々の構成要素から
成りたっている。
次に上記装置を用いた配線形成の手順を説明する。
まず、パルプ15を閉じ、パルプ18を開けてチャンバ
13内を真空排気装置(図示せず)により104T’o
rr以上の真空度になるまで排気する。しかる後パルプ
18を閉じておいてからパルプ15を開けてCVDガス
を所望の圧力になるまでチャンバ13内に導入し、パル
プ15を閉じてCVDガスをチャンバ13内に閉じ込め
た状態にする。その後、観察光学系により試料19上の
パターンを観察しつつXYステージ21により試料を任
意の場所に移動させる。
次にレーザ発損器1よりレーザ光2を発振し、シャッタ
23を開けてレーザ光2を対物レンズ4’ Kより集光
して試料19の任意の場所に照射する。CVDガスはレ
ーザ光2の熱エネルギーにより公序され、配線材料を析
出する。当該析出はコンビー−タ22で制御されたXY
ステージ20の動きに沿って所望の接続位置まで任意の
速度で移動する。配線形成はシャッタ23を閉じてレー
ザ光2の照射を打ち切ることで終了する。
全ての補修用配線を形成した後、パルプ18を開けて真
空排気装置(図示せず)によりチャンバ15内のCVD
ガスを排気し、少(とも1o Torrの真空とする。
そして前記の方法で形成した配線に対して、レーザ光2
の照射径が配線の唱と同程度になる様に試料19をZス
テージ20により光軸方向に前後させる。こうして得ら
れたデフォーカスのレーザ光ン配線部分のみに照射する
様、コンビー−タ22でXYステージ21を制御し、任
意の速度で移動させて前記配線をアニールする。
次に配線形成の手順を第2図により具体的に説明する。
まず第2図(4)にSi基板30上にS ioz膜3膜
上1してA2配線層33が形成されバシベーシ1ン膜3
2が全面に形成された試料を示す。接続を要する部分の
Mb’il1層x3上のバシペーシッン膜32はリング
ラフィ技術を用いたエツチングやレーザ加工、イオンビ
ーム加工等の手法により窓おけが成され、窓あけ部分3
4a、34bが形成されている。この試料を第2図tb
)の様にCVDガス35雰囲気内(たとえばM。
(Co)6の蒸気o、ITorr)に載tilt、、窓
あげ部分54aに集光したレーザ光2(たとえばArレ
ーザの基本波、パワー200?FLW )を照射する。
ぞしてCVDガス35を熱化学反応により分解しMo膜
36を析出しながら矢印の方向に試料を任意の速度(た
とえばo、i麺/−九ンで窓あけ部34bまで移動させ
る。このようにして第2図(C)に示す様にMo膜36
により窓あけ部54a、34b KあるAn配線同士を
接続する。次に第2図(d)に示す様にCVD力”ス3
5を排気して少くとも10  ’l’orrの′A窒雰
囲気に試料をさらす。そしてレーザ光2のMo膜36に
対する照射径がMo膜36と同程度になる様に試料を光
軸方向に前後にずらし、窓あけ部34αに堆積済みのM
o 1436に照射してアニールする。矢印の方向く試
料を移動させて、当該照射が窓あげ部54bまで成され
るようにし、MO膜36のみを第2図<e>に示す様に
アニールする、この方法では、アニールを行うときにレ
ーザ光2をMo股36の幅と同種、1の径にして照射し
ているので、アニールが短時間かつ均一に行える。収束
レーザ光によって複数回照射するときは、堆積済みのM
o 膜36の剥離、劣化が生じやすく、膜自体に応力ス
トレスが洩りやすい。
本方法によるアニールの効果は、堆積済みのM。
膜では比抵抗が約50μg−(至)であるのに対し、ア
ニール後のMo膜38の比抵抗は約11μg−(至)と
なり、約40チの比抵抗の低減が行える。7二−ル剪後
のMo膜の幾何学的形状には大きな変化はない。従って
膜厚、配96玉を変えずに、レーザアニールによりMO
膜の結晶性改善、炭素、酸素等の不純物の除去が行える
。またレーデ光2を2あけ部34a、54bのMo換3
6に数分間照することで、ΔfO膜38とM配線のコン
タクト部が、熱による拡散現象により合金化して接触抵
抗を低減できる効果もある。
ここでレーザ光2は対物レンズ4により収束されている
が、第3図に示す様にシリンドリカルレンズ24を用い
てもよい。即ち、配線形成を行うときには対物レンズ4
を用い、アニールを行うときにはシリンドリカルレンズ
24を用いることで、レーザ光2は線状に集光され、配
線の幅に対して均一なエネルギーで1ニールが行える。
この方法によれば、試料19が観察光8の焦点位置から
ずれることがないため、アニールを行うときの位置合わ
せが容易なる効果がある。
なお、本実施例においてアニールを行う時、試料19を
真空雰囲気に載置した状態で行ったが、還元雰囲気ある
いは不活性ガス雰囲気においても同様の効果が得られる
次に本発明の別な実施例である配線形成方法忙ついて第
4図により説明する。
装置の構成で、加工光学系と観察光学系の構成は第1図
で説明したものと同じである。チャンバ40には、上部
にレーザ光2を導入するためのウィンド12があり、内
部には試料19K CV Dガスを吹き付けられるよう
に設置されたノズル41があり、そのノズル41の先に
はCVDガスを納めたボンベ16とCVDガスの流量を
調節するためのバルブ15がつながっている。また試料
19に還元ガスを吹き付けられるように設置されたノズ
ル42があり、そのノズル42の先には還元ガスを納め
たボンベ44と還元ガスの流量を調節するためのバルブ
43がつながっている。そしてノズル41.42と対向
するようにCVDガスと還元ガスを排気するための排気
管45があり、その排気管45には排気量を調節するた
めのバルブ18がつながっており、CVDガスあるいは
還元ガスを一定の量で排気できるようになっている。
試料19はレーザ光2及び観察光8との焦点を合わせる
ため光軸方向に前後するZステージ20と、XYステー
ジ21上に載置されている。Zステージ20及びXYス
テージ21はコンビエータ22に接続し°てあり、所定
の位置に任意の速度で移動制御が可能である。
次に上記した装置を用いた配線形成の手順を説明する。
まず、バルブ15.43を閉じた状態でバルブ18を開
けてチャンバ40内を真空排気装置(図示せず)により
少くとも10  Torrの真空度になるまで排気する
。その排気中に観察光学系により試料19のパターンを
観察しつつXYステージ21で試料19を任意の場所に
移動きせておく。しかる後パルプ15を開けてCVDガ
スをノズル41より試料19に吹き付ける。吹き付けら
れたCVDガスは排気管45から排気され、CVDガス
は試料19付近のみに存在することとなる。この状態で
レーザ光2を対物レンズ4により集光して試料19の任
意の場所に照射し、その熱エネルギーによりCVDガス
を分解して配線材料を析出させる。この析出はコンピュ
ータ22で制御しているXYステージ21の移動に涜っ
て接続を行いたい位置まで任意の速度で移動する。そし
て所望の配線を形成した後、シャフタ23を閉じてレー
ザ光2の光路を遮断し配線形成の工程を終了する。そし
て、全ての補修用配線を形成した後忙バルブ15を閉じ
てCVDガスの供給を停止する。
次にバルブ43を開けて還元ガスをノズル42より試料
19に吹き付ける。吹き付けられた還元ガスは排気管4
5から排気され、還元ガスは試料19付近のみに存在す
ることとなる。この状態で前記の方法で形成した配線に
対するレーザ光2の照射径が、当該配線の幅と同種度罠
なる様に、試料19をZステージ20により光軸方向に
前後させる。このようにしてレーザ光2の焦点がずれた
状態で配線部分のみに当該レーザ光2が照射される様に
コンピュータ22でXYステージ21を制御し、任意の
速度で移動させ配線をアニールする。
これKより、配線の結晶性の改善や炭素・酸素等の不純
物除去が行え、比抵抗を小さくできる効果がある。
更に本実施例によれば、配線を形成した後にCVDガス
を完全に排気する必要がないため、配線形成後のアニー
ル過程への移行が速やかに行える効果がある。
ここで、配線材料としてMOを析出させるためにMO(
Co)4を用いたがMoCf1s、 MoFa等を用い
ることもできる。また、池の配線材料としてWを析出さ
せる場合W (Co ) 4あるいはWFa、 Niを
析出させる場合N1(Co)4を使用し、析出アニール
を行うレーザ光としてArレーザの基本波(波長514
.5am)を用いる組合せや、Arレーザの第2高調波
(波長2577L?A )を用いてAft (CHs 
) 2からAJ2、cct (CHx )2からCdを
析出させ、Arレーザの基本波によりアニールを行う組
合せを使用することができる。但し、本発明はこれらに
限定されるものではない。
〔発明の効果〕
本発明によれば、レーザCVDで形成した配線の抵抗値
を低減できるので、信号遅延が問題となるような半導体
装置の補修用配線に用いることができる。また、上記配
線のみにレーデ等のエネルギビームを照射するため、周
囲の完成した素子に熱影響を与えることなく補修できる
効果がある。
【図面の簡単な説明】
第1図は本発明の配線形成を行うための一実施例を示す
図、第2図は本発明の配線形成工程を説明する図、第3
図は本発明の配線形成を行うための別の実施例を示す図
、第4図は本発明の配線形成を行う別の実施例を示す図
である。 1・・・レーザ発振器、2・・・レーザ光、4・・・対
物レンズ、13・・・チャンバ、16・・・CVDガス
用ホンペ、19・・・試料、20・・・Zステージ、2
1・・X−Yステージ、22・・・コンピュータ、53
・・・M配線層、541”、54b・・・窓あけ部、3
6・・・M、膜、38・・・アニールした隔膜、24・
・・シリンドリカルレンズ、4j、42・・・ノズル。 代理人弁理士 小 川 勝 男− 晃 1 目 見2 目 名3に 第4区

Claims (1)

  1. 【特許請求の範囲】 1、半導体装置表面に補修用配線を形成する方法であっ
    て、少くとも配線材料を形成する工程と当該配線材料を
    焼鈍する工程を含むことを特徴とする配線形成方法。 2、特許請求の範囲第1項記載の配線形成方法において
    、配線材料を形成する工程がレーザを用いたCVDによ
    り補修する部分にのみ配線材料を形成させる工程である
    ことを特徴とする配線形成方法。 3、特許請求の範囲第1項記載の配線形成方法において
    、配線材料を焼鈍する工程が真空雰囲気で配線材料の幅
    と同程度に集光したレーザ光の照射による焼鈍であるこ
    とを特徴とする配線形成方法。 4、特許請求の範囲第1項記載の配線形成方法において
    、配線材料を焼鈍する工程が還元雰囲気で配線材料の幅
    と同程度に集光したレーザ光の照射による焼鈍であるこ
    とを特徴とする配線形成方法。 5、特許請求の範囲第1項記載の配線形成方法において
    、配線材料を焼鈍する工程が不活性ガス雰囲気で配線材
    料の幅と同程度に集光したレーザ光の照射による焼鈍で
    あることを特徴とする配線形成方法。
JP61195390A 1986-08-22 1986-08-22 配線形成方法 Expired - Fee Related JPH0644564B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61195390A JPH0644564B2 (ja) 1986-08-22 1986-08-22 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61195390A JPH0644564B2 (ja) 1986-08-22 1986-08-22 配線形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP1608994A Division JPH0799746B2 (ja) 1994-02-10 1994-02-10 配線形成装置

Publications (2)

Publication Number Publication Date
JPS6352442A true JPS6352442A (ja) 1988-03-05
JPH0644564B2 JPH0644564B2 (ja) 1994-06-08

Family

ID=16340356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61195390A Expired - Fee Related JPH0644564B2 (ja) 1986-08-22 1986-08-22 配線形成方法

Country Status (1)

Country Link
JP (1) JPH0644564B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02312237A (ja) * 1989-05-29 1990-12-27 Hitachi Ltd 半導体装置とその配線修正方法および配線修正装置
JPH0340434A (ja) * 1989-07-07 1991-02-21 Hitachi Ltd 接続配線を有する半導体装置並びに半導体装置における接続配線形成方法及びその装置
JPH0385729A (ja) * 1989-08-30 1991-04-10 Hitachi Ltd 配線形成方法
US5026664A (en) * 1988-04-07 1991-06-25 Hitachi, Ltd. Method of providing a semiconductor IC device with an additional conduction path
WO1996007122A1 (fr) * 1994-08-30 1996-03-07 Hitachi, Ltd. Procede pour la production d'un dispositif d'affichage a cristaux liquide du type a matrice active
JP2007129096A (ja) * 2005-11-04 2007-05-24 Renesas Technology Corp 半導体装置の製造方法
JP2011056536A (ja) * 2009-09-09 2011-03-24 Sumitomo Heavy Ind Ltd レーザ加工装置及びレーザ加工方法
JP2012179615A (ja) * 2011-02-28 2012-09-20 Nhk Spring Co Ltd レーザー加工方法及び装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5026664A (en) * 1988-04-07 1991-06-25 Hitachi, Ltd. Method of providing a semiconductor IC device with an additional conduction path
JPH02312237A (ja) * 1989-05-29 1990-12-27 Hitachi Ltd 半導体装置とその配線修正方法および配線修正装置
JPH0340434A (ja) * 1989-07-07 1991-02-21 Hitachi Ltd 接続配線を有する半導体装置並びに半導体装置における接続配線形成方法及びその装置
JPH0385729A (ja) * 1989-08-30 1991-04-10 Hitachi Ltd 配線形成方法
WO1996007122A1 (fr) * 1994-08-30 1996-03-07 Hitachi, Ltd. Procede pour la production d'un dispositif d'affichage a cristaux liquide du type a matrice active
JP2007129096A (ja) * 2005-11-04 2007-05-24 Renesas Technology Corp 半導体装置の製造方法
JP2011056536A (ja) * 2009-09-09 2011-03-24 Sumitomo Heavy Ind Ltd レーザ加工装置及びレーザ加工方法
JP2012179615A (ja) * 2011-02-28 2012-09-20 Nhk Spring Co Ltd レーザー加工方法及び装置
US9536551B2 (en) 2011-02-28 2017-01-03 Nhk Spring Co., Ltd. Laser processing method and apparatus

Also Published As

Publication number Publication date
JPH0644564B2 (ja) 1994-06-08

Similar Documents

Publication Publication Date Title
US7994450B2 (en) Debris minimization and improved spatial resolution in pulsed laser ablation of materials
US20070032096A1 (en) System and process for providing multiple beam sequential lateral solidification
US6830993B1 (en) Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US5026664A (en) Method of providing a semiconductor IC device with an additional conduction path
JPH0870144A (ja) 超電導部品の作製方法
JPS6352442A (ja) 配線形成方法
JPH06302595A (ja) 配線形成装置
JP2594972B2 (ja) 配線形成方法およびその装置
JPH0385729A (ja) 配線形成方法
JP2639346B2 (ja) フォトマスクの欠損欠陥修正方法およびその装置
JPH01204448A (ja) 配線形成方法
JP2708560B2 (ja) 半導体装置への接続配線形成方法
KR100514396B1 (ko) 레이저를 이용한 반도체 기판 처리 시스템 및 방법
JPH0573052B2 (ja)
JPS63164240A (ja) 半導体装置における配線形成方法およびその装置
JPS63100746A (ja) Ic素子における配線接続方法及びその装置
JP2604998B2 (ja) Ic素子における配線接続方法
JP3009157B2 (ja) 配線膜形成方法及びその装置
JP2755189B2 (ja) フォトマスクの欠損欠陥修正方法
JPS63291418A (ja) X線露光用マスクの製造方法
JP3350955B2 (ja) 半導体装置の修正方法
JPS5954218A (ja) 半導体基板の製造方法
JPH02220438A (ja) レーザ処理方法およびその装置
JPH02312237A (ja) 半導体装置とその配線修正方法および配線修正装置
JPS63133549A (ja) 配線形成方法及び装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees