JPS6352359A - High-speed serial communication method - Google Patents

High-speed serial communication method

Info

Publication number
JPS6352359A
JPS6352359A JP61194386A JP19438686A JPS6352359A JP S6352359 A JPS6352359 A JP S6352359A JP 61194386 A JP61194386 A JP 61194386A JP 19438686 A JP19438686 A JP 19438686A JP S6352359 A JPS6352359 A JP S6352359A
Authority
JP
Japan
Prior art keywords
system controller
controller
timer module
serial communication
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61194386A
Other languages
Japanese (ja)
Other versions
JP2516930B2 (en
Inventor
Tsutomu Katsuta
勝田 勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61194386A priority Critical patent/JP2516930B2/en
Publication of JPS6352359A publication Critical patent/JPS6352359A/en
Application granted granted Critical
Publication of JP2516930B2 publication Critical patent/JP2516930B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Selective Calling Equipment (AREA)

Abstract

PURPOSE:To perform very high-speed communication with a very simple circuit constitution by equalizing the protocols of serial communication between a timer module and a system controller and that between the system controller and a controller and only switching gates to perform these serial communications in a same constitution. CONSTITUTION:Hardware protocols and software protocols of serial communication between a timer module 1 and a system controller 2 and that between the system controller 2 and a controller 3 are equalized. Thus, the timer module 1 directly returns data to the controller without passing the system controller 2 in response to the time relation command from the controller 3 to simplify the hardware, and further, it is unnecessary for the system controller 2 to preliminarily receive data from the timer module 1.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオテープレコーダ(以下VTRという)
内部で行われるシステムコントローラ(以下シスコンと
いう)とタイマモジュール間の高速シリアル通信方法に
関するものである。
[Detailed Description of the Invention] Industrial Field of Application The present invention relates to a video tape recorder (hereinafter referred to as VTR).
This relates to a method of high-speed serial communication between an internal system controller (hereinafter referred to as a system controller) and a timer module.

従来の技術 近年、業務用VTRは、外部からの制御をシリアル通信
で行うようになり、更に、タイムコードリーダ、タイム
コードジェネレータ等のタイマモジュールを内蔵するよ
うになった。このため、VTR内でシスコンとタイマモ
ジュール間で高速通信を行う必要が発生している。
BACKGROUND OF THE INVENTION In recent years, commercial VTRs have come to be controlled from the outside through serial communication, and have also come to have built-in timer modules such as time code readers and time code generators. Therefore, it is necessary to perform high-speed communication between the system controller and the timer module within the VTR.

以下図面を参照しながら、上述した従来のシスコンとタ
イマモジュール間の通信方法の一例について説明する。
An example of the conventional communication method between the above-mentioned system controller and timer module will be described below with reference to the drawings.

第2図と第3図は従来のシスコンとタイマモジュール間
の通信方法を示すものである。第2図と第3図において
、1はタイマモジュールで、時間関係の処理を行ってい
る。2はVTRのシスコンである。3は外部からVTR
を制御するためのコントローラである。4はデュアルポ
ー)RAMで、タイマモジュール1とシスコン2の間で
双方からアクセス可能なRAMである。
FIGS. 2 and 3 show a conventional communication method between a system controller and a timer module. In FIGS. 2 and 3, 1 is a timer module that performs time-related processing. 2 is a VTR system controller. 3 is external VTR
It is a controller for controlling. 4 is a dual-port RAM that can be accessed from both the timer module 1 and the system controller 2.

以上のように構成された従来のシスコンとタイマモジュ
ール間の通信方法について、以下その動作について説明
する。
The operation of the conventional communication method between the system controller and the timer module configured as described above will be described below.

まず第2図の方法では、タイマモジュール1から得られ
る時間関係のデータをデーアルポートRAM4に書き込
む。シスコン2は、コントローラ3からの要求に従って
、プーアルボー)RAM4から必要なデータを受は取り
、コントローラ3に送り返す。
First, in the method shown in FIG. 2, time-related data obtained from the timer module 1 is written into the data port RAM 4. In accordance with a request from the controller 3, the system controller 2 receives and receives necessary data from the RAM 4 and sends it back to the controller 3.

まだ、第3図の方法は、タイマモジュール1とシスコン
2の間には何もなく、シリアル通信によって直接必要な
データを得ている。
However, in the method shown in FIG. 3, there is nothing between the timer module 1 and the system controller 2, and necessary data is directly obtained through serial communication.

発明が解決しようとする問題点 しかしながら、第2図の方法では、プーアルボー)RA
Maが必要なため、ハードウェアが複雑になり、しかも
、パラレル通信を行うため、たくさんのデータ線が必要
であった。また、第3図の方法では、ハードウェアは簡
単になるが、シリアル通信を行っているため、高速な通
信が困難であった。flJ エバ、コントローラ3から
シスコン2に対して、現在の時間を聞かれた場合、まず
、シスコンはタイマモジュール1に問い合わせ、その返
事を再び、コントローラ3に返すといつだ手順を取るた
め、コントローラ3への返信が予定した時間内に終了し
ないといった問題点があった。このため、シスコン2は
、あらかじめタイマモジ−一ル1に対して、必要なデー
タを受は取っておく必要があった。
Problems to be Solved by the Invention However, the method shown in FIG.
Since Ma is required, the hardware becomes complicated, and in addition, many data lines are required to perform parallel communication. Furthermore, although the method shown in FIG. 3 simplifies the hardware, it is difficult to achieve high-speed communication because serial communication is performed. flJ Eva, when the controller 3 asks the system controller 2 about the current time, the system controller first queries the timer module 1, and then returns the response to the controller 3. There was a problem in that the replies to the message were not completed within the scheduled time. For this reason, the system computer 2 had to receive the necessary data from the timer module 1 in advance.

本発明・は上記問題点に鑑み、デュアルポートRAMを
必要とせず、ゲート回路だけ2用いた簡単な構成で、高
速シリアル通信方法?提供する事を目的としている。
In view of the above problems, the present invention provides a high-speed serial communication method that does not require dual port RAM and has a simple configuration using only two gate circuits. It is intended to provide.

問題点を解決するための手段 本発明は上記目的を達するために、タイマモジュールと
シスコン間のシリアル通信、及ヒ、シスコンとコントロ
ーラ間のシリアル通信の両者のプロトコルを同じにし、
ゲートヲ切り換えるのみで、これらのシリアル通信を、
一つにした構成を備えたものである。
Means for Solving the Problems In order to achieve the above object, the present invention makes the protocols for both the serial communication between the timer module and the system controller, and the serial communication between the system controller and the controller the same,
These serial communications can be done simply by switching the gate.
It has a unified configuration.

作用 本発明は上記した構成によって、タイマモジ−一ルとシ
スコン間のシリアル通信と、シスコンとコントローラ間
のシリアル通信の両者の、ハードウェアプロトコルとソ
フトウェアプロトコルヲ同一にする事によって、コント
ローラからの時間関係指令に対しメイマモジーールがシ
スコンヲ介すずに直接コントローラに返す事にエリ、ハ
ードウェアは簡単となり、更に、シスコンは、あらがじ
め、タイマモジュールがデータを受は取っておく必要も
なくなる。
Operation The present invention has the above-described configuration, and by making the hardware protocol and software protocol the same for both the serial communication between the timer module and the system controller, and the serial communication between the system controller and the controller, the time relationship from the controller can be improved. Since the main module directly returns commands to the controller without intervening the system controller, the hardware becomes simpler, and furthermore, the system controller does not need to have the timer module receive or store data in advance.

実施例 第1図は、本発明の高速シリアル通信方法を示すプロン
ク図である。第1図において、1はタイマモジュールで
、シリアル入力端子11とシリアル出力端子12を有す
る。2はシスコンで、シリアル入力端子21、シリアル
出力端子22と、各ゲートの切り換え信号出力迷子23
.24,25゜26を有する。3はコントローラで、シ
リアル入力端子31とシリアル出力端子32を有する。
Embodiment FIG. 1 is a pronk diagram showing the high-speed serial communication method of the present invention. In FIG. 1, a timer module 1 has a serial input terminal 11 and a serial output terminal 12. 2 is a system controller with a serial input terminal 21, a serial output terminal 22, and a switching signal output terminal 23 for each gate.
.. It has 24,25°26. A controller 3 has a serial input terminal 31 and a serial output terminal 32.

5はゲー)Aで、ゲート人5はタイマモ・ジュール3が
入力する信号をシスコン2からの信号にするが、コン)
O−ラ3からの信号にするがを切り換え信号出力端子2
3からの出力にもとづき切り換える。
5 is game) A, and gate person 5 makes the signal input by timer module 3 the signal from system controller 2, but controller 5)
Switch the signal from O-ra 3 to signal output terminal 2
Switch based on the output from 3.

6はゲートBで、ゲートB6は、シスコン2が入力する
信号を、タイマモジュール1からの信号にするか、コン
トローラ3がらの信号にするが全切り換え信号出力端子
24からの出力にもとづき切り換える。了はゲートCで
、ゲートC了はコントローラ3に送る信号を、タイマモ
ジュール1からの信号にするか、シスコン2からの信号
にするかを切ジ換え信号出力端子25がらの出力にもと
づき切り換えるものである。8はゲートDでゲートD8
は入力端子81に入力された信号を、制御4子830入
力信号KLって出力端子82に送り出す。
Reference numeral 6 denotes a gate B, which switches the signal input by the system controller 2 between a signal from the timer module 1 and a signal from the controller 3 based on the output from the all-switching signal output terminal 24. The end is gate C, and the gate C is a switch that switches the signal sent to the controller 3 to be the signal from the timer module 1 or the signal from the system controller 2 based on the output from the signal output terminal 25. It is. 8 is gate D and gate D8
sends out the signal input to the input terminal 81 to the output terminal 82 as the control quadrant 830 input signal KL.

以上のように構成された高速シリアル通信方法について
、以下にその動作を説明する。
The operation of the high-speed serial communication method configured as described above will be described below.

第1図において、まずコン)o−ラ3の出力端子32か
ら出力された命令信号は、ゲート人5全通してタイマモ
ジュール1と、ゲートB6i通してシスコン2に同時に
送られる。シスコン2は、このコントローラ3からの命
令信号が、シスコン2に対する命令の場合、出力端子2
2から出力信号を出しゲー)C了、及び、ゲー)D8i
通して、コントローラ3に返事を返す。このとき、メイ
マモジュール1にコントローラ3からの命令を受は取り
、シスコン2に対する命令である事を認識し、何も返事
を返さない。
In FIG. 1, a command signal output from the output terminal 32 of the controller 3 is simultaneously sent to the timer module 1 through the gate controller 5, and to the system controller 2 through the gate B6i. If the command signal from the controller 3 is a command for the system controller 2, the system controller 2 outputs the output terminal 2.
Output signal from 2) Game) C completed and Game) D8i
A reply is returned to the controller 3 through the process. At this time, the master module 1 receives the command from the controller 3, recognizes that the command is directed to the system controller 2, and does not send any reply.

つぎに、コントローラ3からの命令が、タイマモジュー
ル1に対する命令の場合、シスコン2はゲートC7を切
り換えて、タイマモジュール1からの返事をコン)o−
ラ3に返す。この間さらに、シスコン2はゲートB6を
切ジ換えて、タイマモジュール1の返事を傍受し、各ゲ
ートをもとにもどすタイミングをつかむ。
Next, if the command from the controller 3 is for the timer module 1, the system controller 2 switches the gate C7 and receives the reply from the timer module 1.
Return to La3. During this time, the system controller 2 also switches the gate B6, intercepts the response from the timer module 1, and grasps the timing to return each gate to its original state.

以上のように本実施例によれば、タイマモジュール1と
シスコン2とコントローラ3の通信回線にゲートをかけ
る事にニジ−つのものとし、各通信のプロトコルを同じ
にする事によって、簡単なハードウェアでしかもタイマ
モジュール1とシスコン2の間で通信全行わなくてすむ
ため非常に高速な通信を可能とする事ができる。
As described above, according to this embodiment, the communication lines between the timer module 1, the system controller 2, and the controller 3 are gated, and the protocols for each communication are the same, thereby simplifying the hardware implementation. Moreover, since it is not necessary to perform all communication between the timer module 1 and the system controller 2, very high-speed communication can be achieved.

発明の効果 以上のように本発明によれば、きわめて簡単な回路構成
で、非常に高速な通信が可能となるため、実用的にきわ
めて有用である。
Effects of the Invention As described above, the present invention enables extremely high-speed communication with an extremely simple circuit configuration, and is therefore extremely useful in practice.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例にひける高速シリアル通信方
法を示すブロック図、第2図および第3図は従来の通信
方法を示すブoツク図である。 1°゛°・タイマモジュール、2・・・・・シスコン、
3・・・・・・コントローラ、5・・・・・・ゲートA
、6・・・・・ゲートB17・・・・・・ゲートC,8
・・・・・・ゲートD0代理人の氏名 弁理士 中 尾
 敏 男 ほか1名第1図 第2図 第3図
FIG. 1 is a block diagram showing a high-speed serial communication method according to an embodiment of the present invention, and FIGS. 2 and 3 are book diagrams showing a conventional communication method. 1°゛°・Timer module, 2...System controller,
3... Controller, 5... Gate A
, 6...Gate B17...Gate C, 8
・・・・・・Name of Gate D0 agent Patent attorney Toshio Nakao and one other person Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] ビデオテープレコーダを外部より制御するためのシリア
ル回線と、前記ビデオテープレコーダを制御するシスコ
ンが持つシリアル回線と、時間関係の処理を司るタイマ
モジュールが持つシリアル回線とを有し、前記三つのシ
リアル回線の使用状態を制御するゲート回路を用いて高
速シリアル通信を行うことを特徴とする高速シリアル通
信方法。
It has a serial line for externally controlling the video tape recorder, a serial line owned by a system controller that controls the video tape recorder, and a serial line owned by a timer module that manages time-related processing, and the three serial lines 1. A high-speed serial communication method characterized by performing high-speed serial communication using a gate circuit that controls the usage state of the .
JP61194386A 1986-08-20 1986-08-20 Video tape recorder Expired - Fee Related JP2516930B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61194386A JP2516930B2 (en) 1986-08-20 1986-08-20 Video tape recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61194386A JP2516930B2 (en) 1986-08-20 1986-08-20 Video tape recorder

Publications (2)

Publication Number Publication Date
JPS6352359A true JPS6352359A (en) 1988-03-05
JP2516930B2 JP2516930B2 (en) 1996-07-24

Family

ID=16323735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61194386A Expired - Fee Related JP2516930B2 (en) 1986-08-20 1986-08-20 Video tape recorder

Country Status (1)

Country Link
JP (1) JP2516930B2 (en)

Also Published As

Publication number Publication date
JP2516930B2 (en) 1996-07-24

Similar Documents

Publication Publication Date Title
JPS6352359A (en) High-speed serial communication method
JPH02128250A (en) Access control circuit for information processor
JP2893897B2 (en) Serial I / O device
JP3350904B2 (en) Data transfer method between programmable controller and motion controller
JP2867480B2 (en) Memory switching circuit
JPS61216002A (en) Process controller
JPS62132456A (en) Data transmission equipment
JPH027240B2 (en)
JPS6316780B2 (en)
JPH01196956A (en) Telephone line set for maintenance
JPH03282854A (en) Communication buffer control system
JPS61216074A (en) Direct memory access system
JPS60170801U (en) Control system switching device
JPH0282337A (en) Controlling method for data processor
JPS6145370A (en) Buffer memory device of data processor
JPS5847947U (en) Dual system synchronization method
JPH0359627B2 (en)
JPH06350666A (en) Gate system between communication protocols
JPH0191955U (en)
JPH049350B2 (en)
JPS60171847A (en) Line control system of communication control equipment
JPS5827223A (en) Direct memory access system
JPH11143820A (en) Data transferring system and bus circuit
JPH03266160A (en) Dma control system
JPH06178002A (en) Simple communication equipment

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees