JPS6351297B2 - - Google Patents
Info
- Publication number
- JPS6351297B2 JPS6351297B2 JP58152859A JP15285983A JPS6351297B2 JP S6351297 B2 JPS6351297 B2 JP S6351297B2 JP 58152859 A JP58152859 A JP 58152859A JP 15285983 A JP15285983 A JP 15285983A JP S6351297 B2 JPS6351297 B2 JP S6351297B2
- Authority
- JP
- Japan
- Prior art keywords
- record
- cache memory
- tracks
- track
- accessed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、デイスクキヤツシユメモリの効率的
な使用に用いる磁気デイスク装置の順次アクセス
検出方法に関する。
な使用に用いる磁気デイスク装置の順次アクセス
検出方法に関する。
従来技術と問題点
磁気デイスク装置は記憶容量が大きいがアクセ
スタイムが大であるので半導体メモリで構成され
るキヤツシユメモリを付設し、デイスクからキヤ
ツシユメモリへデータをステージングして該キヤ
ツシユメモリから中央処理装置（CPU）へデー
タを送るという方式を採用するメモリシステムが
ある。ところでキヤツシユメモリの記憶容量はデ
イスクと比較すれば遥かに小さいからデータを逐
次ステージングして行くと忽ち一杯になつてしま
う。そこで一杯になつたら、差し当つて必要でな
いと思われるデータを廃棄し、その跡へ新データ
を書込むという方式をとるのが普通である。しか
しどれを不必要データと判断するかは難しい問題
である。一般には古い（書込み時点が早い）デー
タを不要データとするが、勿論古いデータ即ち不
必要データではない。
スタイムが大であるので半導体メモリで構成され
るキヤツシユメモリを付設し、デイスクからキヤ
ツシユメモリへデータをステージングして該キヤ
ツシユメモリから中央処理装置（CPU）へデー
タを送るという方式を採用するメモリシステムが
ある。ところでキヤツシユメモリの記憶容量はデ
イスクと比較すれば遥かに小さいからデータを逐
次ステージングして行くと忽ち一杯になつてしま
う。そこで一杯になつたら、差し当つて必要でな
いと思われるデータを廃棄し、その跡へ新データ
を書込むという方式をとるのが普通である。しか
しどれを不必要データと判断するかは難しい問題
である。一般には古い（書込み時点が早い）デー
タを不要データとするが、勿論古いデータ即ち不
必要データではない。
磁気デイスク装置は一般には多数の同心円状ト
ラツクを持ち、各トラツクに複数のレコードが書
込まれる。そして中央処理装置からのデータ要求
はレコード単位であり、そしてあるレコード（Ｒ
１１とする）が要求されると当該レコードが有る
トラツク（TR１とする）がアクセスされ、該ト
ラツクの全レコードが読出されてキヤツシユメモ
リへ書込まれ、同時に上記の要求されたレコード
Ｒ１１が中央処理装置へ送られる。中央処理装置
が連続的なデータを要求する場合は次の要求レコ
ードはＲ１１に後続するＲ１２であり、レコード
Ｒ１２は上記のようにステージングされてキヤツ
シユメモリ上にあるから、今度はデイスクをアク
セスすることなく直ちに該キヤツシユメモリより
読出し中央処理装置へ送ることができる。次のレ
コードＲ１３が要求される場合も同様であり、こ
うしてキヤツシユメモリを利用すると迅速なデー
タ読出しが可能になる。
ラツクを持ち、各トラツクに複数のレコードが書
込まれる。そして中央処理装置からのデータ要求
はレコード単位であり、そしてあるレコード（Ｒ
１１とする）が要求されると当該レコードが有る
トラツク（TR１とする）がアクセスされ、該ト
ラツクの全レコードが読出されてキヤツシユメモ
リへ書込まれ、同時に上記の要求されたレコード
Ｒ１１が中央処理装置へ送られる。中央処理装置
が連続的なデータを要求する場合は次の要求レコ
ードはＲ１１に後続するＲ１２であり、レコード
Ｒ１２は上記のようにステージングされてキヤツ
シユメモリ上にあるから、今度はデイスクをアク
セスすることなく直ちに該キヤツシユメモリより
読出し中央処理装置へ送ることができる。次のレ
コードＲ１３が要求される場合も同様であり、こ
うしてキヤツシユメモリを利用すると迅速なデー
タ読出しが可能になる。
中央処理装置からの要求レコードが次のトラツ
クTR２にあるレコードＲ２１に移ると、該レコ
ードＲ２１はキヤツシユメモリ上にはないから再
びデイスクアクセスが行なわれ、トラツクTR２
の読出し、キヤツシユメモリへのその全レコード
の書込み、中央処理装置への要求されたレコード
Ｒ２１の転送が行なわれる。以下同様である。キ
ヤツシユメモリの容量は小さいから全トラツクの
ステージングを逐次行なつて行くと忽ちにしてキ
ヤツシユメモリは一杯になつてしまい、古いもの
を廃棄する、の論理で更新するなら古いしかし必
要なデータが忽ちにして廃棄されてしまつて、該
データが要求される都度デイスクアクセスを行な
わざるを得ない結果になる。
クTR２にあるレコードＲ２１に移ると、該レコ
ードＲ２１はキヤツシユメモリ上にはないから再
びデイスクアクセスが行なわれ、トラツクTR２
の読出し、キヤツシユメモリへのその全レコード
の書込み、中央処理装置への要求されたレコード
Ｒ２１の転送が行なわれる。以下同様である。キ
ヤツシユメモリの容量は小さいから全トラツクの
ステージングを逐次行なつて行くと忽ちにしてキ
ヤツシユメモリは一杯になつてしまい、古いもの
を廃棄する、の論理で更新するなら古いしかし必
要なデータが忽ちにして廃棄されてしまつて、該
データが要求される都度デイスクアクセスを行な
わざるを得ない結果になる。
発明の目的
本発明は、キヤツシユメモリを惣ちにして一杯
にしてしまう原因の一つに大規模な連続的レコー
ドの読出し（順次アクセス）にあるとの認識に立
ち、そして順次アクセスの場合、あるトラツク上
のレコードをアクセスすると再びそのレコードを
アクセスする確率は極めて低いという経験上の事
実により、順次アクセスなら、最後のレコードま
で中央処理装置から転送要求のあつたトラツクの
キヤツシユメモリ上レコード群は次回等、近未来
の廃棄対象としこれによりキヤツシユメモリの有
効利用を図る、特にかゝる制御を可能とするため
の順次アクセスを検出する方法を提供しようとす
るものである。
にしてしまう原因の一つに大規模な連続的レコー
ドの読出し（順次アクセス）にあるとの認識に立
ち、そして順次アクセスの場合、あるトラツク上
のレコードをアクセスすると再びそのレコードを
アクセスする確率は極めて低いという経験上の事
実により、順次アクセスなら、最後のレコードま
で中央処理装置から転送要求のあつたトラツクの
キヤツシユメモリ上レコード群は次回等、近未来
の廃棄対象としこれによりキヤツシユメモリの有
効利用を図る、特にかゝる制御を可能とするため
の順次アクセスを検出する方法を提供しようとす
るものである。
発明の構成
本発明は中央処理装置、多数のトラツクを有し
各トラツクに複数のレコードを有する磁気デイス
ク装置、及びキヤツシユメモリを備え、中央処理
装置が或るレコードを要求し、それがキヤツシユ
メモリ上にあれば、キヤツシユメモリから転送
し、なければ磁気デイスク装置をアクセスして当
該レコードがあるトラツクを読出し、該トラツク
の全レコードをキヤツシユメモリへステージング
すると共に要求されたレコードを中央処理装置へ
転送する磁気デイスクサブシステムにおける順次
アクセス検出方法において、キヤツシユメモリが
格納しているトラツク（複数）を、最後にアクセ
スされた時点が古い順に並べ、新たに格納するト
ラツクのためにキヤツシユメモリ上のスペースを
あける際にその順にトラツクを選択する、いわゆ
るLRUアルゴリズムのためのテーブルを設け、
該テーブルに中央処理装置から要求があつたレコ
ードの番号の最新のものを記録するとともに、こ
のレコードが存在するトラツクに対して順次アク
セスされたことを示すフラグを立て、中央処理装
置が或るレコードを要求するときそのレコード番
号を前記テーブル上のレコード番号と比較して連
続性を調べ、連続性が検出されれば該テーブル上
の該フラグをセツトしたままとし非連続性が検出
されれば該フラグは落とし、更にトラツク間に跨
つて順次アクセスされていることを検出すれば先
にアクセスされたトラツクはキヤツシユメモリに
おける解放対象に指定することを特徴としたが、
次に実施例を参照しながらこれを詳細に説明す
る。
各トラツクに複数のレコードを有する磁気デイス
ク装置、及びキヤツシユメモリを備え、中央処理
装置が或るレコードを要求し、それがキヤツシユ
メモリ上にあれば、キヤツシユメモリから転送
し、なければ磁気デイスク装置をアクセスして当
該レコードがあるトラツクを読出し、該トラツク
の全レコードをキヤツシユメモリへステージング
すると共に要求されたレコードを中央処理装置へ
転送する磁気デイスクサブシステムにおける順次
アクセス検出方法において、キヤツシユメモリが
格納しているトラツク（複数）を、最後にアクセ
スされた時点が古い順に並べ、新たに格納するト
ラツクのためにキヤツシユメモリ上のスペースを
あける際にその順にトラツクを選択する、いわゆ
るLRUアルゴリズムのためのテーブルを設け、
該テーブルに中央処理装置から要求があつたレコ
ードの番号の最新のものを記録するとともに、こ
のレコードが存在するトラツクに対して順次アク
セスされたことを示すフラグを立て、中央処理装
置が或るレコードを要求するときそのレコード番
号を前記テーブル上のレコード番号と比較して連
続性を調べ、連続性が検出されれば該テーブル上
の該フラグをセツトしたままとし非連続性が検出
されれば該フラグは落とし、更にトラツク間に跨
つて順次アクセスされていることを検出すれば先
にアクセスされたトラツクはキヤツシユメモリに
おける解放対象に指定することを特徴としたが、
次に実施例を参照しながらこれを詳細に説明す
る。
発明の実施例
第１図はキヤツシユメモリを持つデイスクサブ
システムの構成を示し、CPUは前述の中央処理
装置、DKUは磁気デイスク装置、DCはデイスク
キヤツシユメモリである。図面ではDKUは１つ
のみ示すが、大型システムでは複数個あり、複数
のホストCPUがこれらのDKUを使用するのが普
通である。キヤツシユメモリDCの容量は例えば
1MB、トラツクで言つて200トラツク分である
が、複数のホストが共用するので１ホスト当りで
は可成り小容量である。DKCは磁気デイスク制
御装置、CHはチヤネルで、これらは複数用いら
れ、どの系統からもデイスクDKU及びキヤツシ
ユメモリDCをアクセスできるようにされる。デ
イスク制御装置DKCはデイスクDKUを制御し、
データをDKUからCHへまたCHからDKUへ転送
する。またそれと同時にキヤツシユメモリDCに
対してデータ転送を行なう。デイスクDKUから
読出したデータをキヤツシユメモリDCに複写す
ることをステージングと呼び、これは前述のよう
にCPUから要求されたデータがキヤツシユメモ
リDCにない場合にトラツク単位で行なわれる。
CPUから要求されたデータがDC上に存在する場
合は、DKUをアクセスすることなく該DCより
CPUへ当該データを転送する。
システムの構成を示し、CPUは前述の中央処理
装置、DKUは磁気デイスク装置、DCはデイスク
キヤツシユメモリである。図面ではDKUは１つ
のみ示すが、大型システムでは複数個あり、複数
のホストCPUがこれらのDKUを使用するのが普
通である。キヤツシユメモリDCの容量は例えば
1MB、トラツクで言つて200トラツク分である
が、複数のホストが共用するので１ホスト当りで
は可成り小容量である。DKCは磁気デイスク制
御装置、CHはチヤネルで、これらは複数用いら
れ、どの系統からもデイスクDKU及びキヤツシ
ユメモリDCをアクセスできるようにされる。デ
イスク制御装置DKCはデイスクDKUを制御し、
データをDKUからCHへまたCHからDKUへ転送
する。またそれと同時にキヤツシユメモリDCに
対してデータ転送を行なう。デイスクDKUから
読出したデータをキヤツシユメモリDCに複写す
ることをステージングと呼び、これは前述のよう
にCPUから要求されたデータがキヤツシユメモ
リDCにない場合にトラツク単位で行なわれる。
CPUから要求されたデータがDC上に存在する場
合は、DKUをアクセスすることなく該DCより
CPUへ当該データを転送する。
キヤツシユメモリDCはDKUの複数のトラツク
のデータを格納できる容量を持ち、そのトラツク
データ（こゝでは単にトラツクともいう）を管理
するテーブルを持つている。DCが一杯になつた
とき、更にトラツクを格納するには該DC内の適
宜のトラツクを解放し、新らしいトラツクをステ
ージングする余地を作るが、これに通常用いられ
る論理はLRU（Least Recently Used）アルゴリ
ズムであり、最も古くアクセスされたトラツクが
解放される。しかしこの方法ではDC容量を越え
るトラツク本数が一度にアクセスされるとDC上
の他の全トラツクが追い出され、残るは今回アク
セス分のみとなつてしまう。実際の計算機システ
ムではこれは主に大規模順次アクセスによつても
たらされる。従つて本発明では順次アクセスを検
出し、当該アクセスが順次アクセスと分るとアク
セス済みトラツクは次回の解放対象とする。この
ようにすれば大規模順次アクセスでもキヤツシユ
メモリの２トラツク分の記憶領域を交互使用する
だけとなり、古いが必要なデータをCDから追放
することが避けられる。
のデータを格納できる容量を持ち、そのトラツク
データ（こゝでは単にトラツクともいう）を管理
するテーブルを持つている。DCが一杯になつた
とき、更にトラツクを格納するには該DC内の適
宜のトラツクを解放し、新らしいトラツクをステ
ージングする余地を作るが、これに通常用いられ
る論理はLRU（Least Recently Used）アルゴリ
ズムであり、最も古くアクセスされたトラツクが
解放される。しかしこの方法ではDC容量を越え
るトラツク本数が一度にアクセスされるとDC上
の他の全トラツクが追い出され、残るは今回アク
セス分のみとなつてしまう。実際の計算機システ
ムではこれは主に大規模順次アクセスによつても
たらされる。従つて本発明では順次アクセスを検
出し、当該アクセスが順次アクセスと分るとアク
セス済みトラツクは次回の解放対象とする。この
ようにすれば大規模順次アクセスでもキヤツシユ
メモリの２トラツク分の記憶領域を交互使用する
だけとなり、古いが必要なデータをCDから追放
することが避けられる。
本発明の順次アクセス検出要領を第２図、第３
図で説明するに、第２図は連続した２つのトラツ
クTR１，TR２の形式を示し、▽印はトラツク
の基点、Ｒ１１，Ｒ１２，…は前述のレコードを
示す。第３図はキヤツシユメモリを管理するテー
ブルを示し、図示のように本発明ではトラツクア
ドレス、シーケンシヤルフラグ、最終レコードア
クセスフラグ、最終レコード番号の各項目からな
る行の複数個で構成する。各行Ｌ１〜Lnの配列
順はLRUアルゴリズムによる。「トラツクアドレ
ス」は、磁気デイスクのトラツクのアドレスであ
り、CPUがアクセス時に発行したものである。
「シーケンシヤルフラグ」は、CPUのデイスクア
クセスがあり当該デイスクのトラツクがDCにス
テージングされた時点で一応（この時点ではシー
ケンシヤルか否かは分らないが）セツトされる。
この時同時にCPUが要求したレコードの番号が
「最終アクセスレコード番号」の項目に格納され
る。勿論この時点では「最終アクセス」か否か分
らないが、アクセス毎に更新するから結果的に最
終アクセスレコード番号を表示することになる。
図で説明するに、第２図は連続した２つのトラツ
クTR１，TR２の形式を示し、▽印はトラツク
の基点、Ｒ１１，Ｒ１２，…は前述のレコードを
示す。第３図はキヤツシユメモリを管理するテー
ブルを示し、図示のように本発明ではトラツクア
ドレス、シーケンシヤルフラグ、最終レコードア
クセスフラグ、最終レコード番号の各項目からな
る行の複数個で構成する。各行Ｌ１〜Lnの配列
順はLRUアルゴリズムによる。「トラツクアドレ
ス」は、磁気デイスクのトラツクのアドレスであ
り、CPUがアクセス時に発行したものである。
「シーケンシヤルフラグ」は、CPUのデイスクア
クセスがあり当該デイスクのトラツクがDCにス
テージングされた時点で一応（この時点ではシー
ケンシヤルか否かは分らないが）セツトされる。
この時同時にCPUが要求したレコードの番号が
「最終アクセスレコード番号」の項目に格納され
る。勿論この時点では「最終アクセス」か否か分
らないが、アクセス毎に更新するから結果的に最
終アクセスレコード番号を表示することになる。
CPUアクセスに対する処理は先ずDC上に実行
され、該レコード番号が調べられる。上記のDC
適所に格納したレコード番号がＲ１１、今度の
CPUアクセス対象のレコード番号がＲ１２であ
ると、アクセスはシーケンシヤルであるからシー
ケンシヤルフラグはリセツトしない。しかし今回
のCPUアクセスレコード番号がＲ１３などであ
るとアクセスはシーケンシヤルでないからシーケ
ンシヤルフラグをリセツトする。いずれの場合も
当該レコード番号Ｒ１２またはＲ１３などを「最
終アクセスレコード番号」へ格納する。若し今回
CPUアクセスレコード番号がＲ２１など他のト
ラツクにあるものであると、デイスクアクセス等
が行なわれ、第３図のテーブルでは新たな行が起
され（トラツクTR２はまだアクセスされていな
いとして）、当該行に所要事項が書込まれる。ま
た「最終レコードアクセスフラグ」はトラツクの
最後のレコードがアクセスされたときセツトされ
る。
され、該レコード番号が調べられる。上記のDC
適所に格納したレコード番号がＲ１１、今度の
CPUアクセス対象のレコード番号がＲ１２であ
ると、アクセスはシーケンシヤルであるからシー
ケンシヤルフラグはリセツトしない。しかし今回
のCPUアクセスレコード番号がＲ１３などであ
るとアクセスはシーケンシヤルでないからシーケ
ンシヤルフラグをリセツトする。いずれの場合も
当該レコード番号Ｒ１２またはＲ１３などを「最
終アクセスレコード番号」へ格納する。若し今回
CPUアクセスレコード番号がＲ２１など他のト
ラツクにあるものであると、デイスクアクセス等
が行なわれ、第３図のテーブルでは新たな行が起
され（トラツクTR２はまだアクセスされていな
いとして）、当該行に所要事項が書込まれる。ま
た「最終レコードアクセスフラグ」はトラツクの
最後のレコードがアクセスされたときセツトされ
る。
今トラツクTR１のレコードＲ１１がアクセス
され、それはキヤツシユメモリDC上に存在しな
いとすると、デイスクがアクセスされ、トラツク
TR１の全レコードが読出されてキヤツシユメモ
リDCへステージングされかつそのうちのレコー
ドＲ１１がチヤネルCHを通してCPUへ送られ
る。また管理テーブルにはトラツクTR１の行が
起され、トラツクアドレス＝１、シーケンシヤル
フラグ＝１、最終レコードアクセスフラグ＝０、
最終アクセスレコード番号＝１となる。CPUが
続いてレコードＲ１２を要求すると、これは先程
記憶した最終アクセスレコード番号（＝１）に＋
１したものと等しいから順次アクセスであると認
められ、シーケンシヤルフラグはそのまゝ１、最
終アクセスレコード番号は２に更新される。また
レコードＲ１２はDCからCPUへ転送される。次
のCPU要求レコードはＲ１３であるとすると、
これは２＋１に等しいからやはり順次アクセスと
認められて上記と同様な処理が行なわれ、そして
Ｒ１３はトラツク最終レコードとするとDCのテ
ーブルでは最終レコードアクセスフラグが１にセ
ツトされる。
され、それはキヤツシユメモリDC上に存在しな
いとすると、デイスクがアクセスされ、トラツク
TR１の全レコードが読出されてキヤツシユメモ
リDCへステージングされかつそのうちのレコー
ドＲ１１がチヤネルCHを通してCPUへ送られ
る。また管理テーブルにはトラツクTR１の行が
起され、トラツクアドレス＝１、シーケンシヤル
フラグ＝１、最終レコードアクセスフラグ＝０、
最終アクセスレコード番号＝１となる。CPUが
続いてレコードＲ１２を要求すると、これは先程
記憶した最終アクセスレコード番号（＝１）に＋
１したものと等しいから順次アクセスであると認
められ、シーケンシヤルフラグはそのまゝ１、最
終アクセスレコード番号は２に更新される。また
レコードＲ１２はDCからCPUへ転送される。次
のCPU要求レコードはＲ１３であるとすると、
これは２＋１に等しいからやはり順次アクセスと
認められて上記と同様な処理が行なわれ、そして
Ｒ１３はトラツク最終レコードとするとDCのテ
ーブルでは最終レコードアクセスフラグが１にセ
ツトされる。
次にトラツクTR２上のレコードが要求され、
これはDC上に存在しない場合を考える。キヤツ
シユメモリ制御機構はトラツク番号を−１してそ
の直前のトラツク本例ではTR１の状態を調べ、
それがテーブル上にありかつシーケンシヤルフラ
グ＝１、最終レコードアクセスフラグ＝１であれ
ば、トラツクTR１は順次アクセスで通過し更に
該順次アクセスはトラツクTR２に入つてきたと
判断してDC上のTR１の全レコードおよびテー
ブル上の当該行を解放する（次回または次々回
等、近未来に追い出す対象とする）。
これはDC上に存在しない場合を考える。キヤツ
シユメモリ制御機構はトラツク番号を−１してそ
の直前のトラツク本例ではTR１の状態を調べ、
それがテーブル上にありかつシーケンシヤルフラ
グ＝１、最終レコードアクセスフラグ＝１であれ
ば、トラツクTR１は順次アクセスで通過し更に
該順次アクセスはトラツクTR２に入つてきたと
判断してDC上のTR１の全レコードおよびテー
ブル上の当該行を解放する（次回または次々回
等、近未来に追い出す対象とする）。
上記で述べたようにTR２のアクセスにより、
TR１〜TR２に順次的アクセスが行われたこと
が検出されると、さらに将来TR３へのアクセス
が予想できるので、TR３へのアクセスは未だ行
われていないが、TR２のステージングに続いて
TR３のステージングをする。制御上は、TR２
のステージング開始時点で順次アクセスが判明し
ているのでTR３のステージングを決定する。こ
のとき、TR３のミス状態を確認する。もちろん
TR３がすでにキヤツシユ上にあればプレステー
ジングは行わない。また、もし中央処理装置のア
クセス自体がTR２からTR３に及べばTR３のプ
レステージングは行わない。
TR１〜TR２に順次的アクセスが行われたこと
が検出されると、さらに将来TR３へのアクセス
が予想できるので、TR３へのアクセスは未だ行
われていないが、TR２のステージングに続いて
TR３のステージングをする。制御上は、TR２
のステージング開始時点で順次アクセスが判明し
ているのでTR３のステージングを決定する。こ
のとき、TR３のミス状態を確認する。もちろん
TR３がすでにキヤツシユ上にあればプレステー
ジングは行わない。また、もし中央処理装置のア
クセス自体がTR２からTR３に及べばTR３のプ
レステージングは行わない。
順次アクセスはトラツクTR１，TR２，TR
３，…と多数トラツクに亘つて行なわれることが
しばしばあるから、上記のトラツクTR２のレコ
ードが順次アクセスされたとき当該トラツクTR
２の全レコードだけでなく次のトラツクTR３の
全レコードもDCにプリステージングすると、予
想通り該TR３のレコードも順次アクセスされる
とき、アクセス時間減少に効果的である。このよ
うな場合は上記のように解放対象としたTR１の
DC上格納領域にTR３を格納するとよい。
３，…と多数トラツクに亘つて行なわれることが
しばしばあるから、上記のトラツクTR２のレコ
ードが順次アクセスされたとき当該トラツクTR
２の全レコードだけでなく次のトラツクTR３の
全レコードもDCにプリステージングすると、予
想通り該TR３のレコードも順次アクセスされる
とき、アクセス時間減少に効果的である。このよ
うな場合は上記のように解放対象としたTR１の
DC上格納領域にTR３を格納するとよい。
第４図に上記処理をフローチヤートで示す。
発明の効果
以上説明したように本発明によれば大容量の順
次アクセスでもキヤツシユメモリ上の記憶領域を
殆んど消費しないのでキヤツシユメモリ上の他の
データを追い出さず、このためヒツト率（DC上
にデータがある場合）を高めることができ、高速
アクセスを保証することができる。また順次アク
セスを検出することによりプリステージングまた
はプリフエツチが可能となり、順次アクセスに対
するデイスクシステムの性能を向上させることが
できる。
次アクセスでもキヤツシユメモリ上の記憶領域を
殆んど消費しないのでキヤツシユメモリ上の他の
データを追い出さず、このためヒツト率（DC上
にデータがある場合）を高めることができ、高速
アクセスを保証することができる。また順次アク
セスを検出することによりプリステージングまた
はプリフエツチが可能となり、順次アクセスに対
するデイスクシステムの性能を向上させることが
できる。
第１図はキヤツシユメモリ付き磁気デイスクメ
モリシステムの構成を示すブロツク図、第２図は
デイスク上のレコードの説明図、第３図は本発明
で用いるテーブルの説明図、第４図は処理容量を
示すフローチヤートである。 図面でCPUは中央処理装置、DKUは磁気デイ
スク装置、DCはキヤツシユメモリ、TR１，TR
２、はトラツク、Ｒ１１，Ｒ１２，…はレコード
である。
モリシステムの構成を示すブロツク図、第２図は
デイスク上のレコードの説明図、第３図は本発明
で用いるテーブルの説明図、第４図は処理容量を
示すフローチヤートである。 図面でCPUは中央処理装置、DKUは磁気デイ
スク装置、DCはキヤツシユメモリ、TR１，TR
２、はトラツク、Ｒ１１，Ｒ１２，…はレコード
である。
Claims (1)
- 【特許請求の範囲】 １ 中央処理装置、多数のトラツクを有し各トラ
ツクに複数のレコードを有する磁気デイスク装
置、及びキヤツシユメモリを備え、中央処理装置
が或るレコードを要求し、それがキヤツシユメモ
リ上にあれば、キヤツシユメモリから転送し、な
ければ磁気デイスク装置をアクセスして当該レコ
ードがあるトラツクを読出し、該トラツクの全レ
コードをキヤツシユメモリへステージングすると
共に要求されたレコードを中央処理装置へ転送す
る磁気デイスクサブシステムにおける順序アクセ
ス検出方法において、 キヤツシユメモリが格納しているトラツク（複
数）を、最後にアクセスされた時点が古い順に並
べ、新たに格納するトラツクのためにキヤツシユ
メモリ上のスペースをあける際にその順にトラツ
クを選択する、いわゆるLRUアルゴリズムのた
めのテーブルを設け、該テーブルに中央処理装置
から要求があつたレコードの番号の最新のものを
記録するとともに、このレコードが存在するトラ
ツクに対して順次アクセスされたことを示すフラ
グを立て、 中央処理装置が或るレコードを要求するときそ
のレコード番号を前記テーブル上のレコード番号
と比較して連続性を調べ、連続性が検出されれば
該テーブル上の該フラグをセツトしたままとし非
連続性が検出されれば該フラグは落とし、更にト
ラツク間に跨つて順次アクセスされていることを
検出すれば先にアクセスされたトラツクはキヤツ
シユメモリにおける解放対象に指定することを特
徴とした磁気デイスク装置の順次アクセス検出方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152859A JPS6045855A (ja) | 1983-08-22 | 1983-08-22 | 磁気ディスク装置の順次アクセス検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152859A JPS6045855A (ja) | 1983-08-22 | 1983-08-22 | 磁気ディスク装置の順次アクセス検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6045855A JPS6045855A (ja) | 1985-03-12 |
| JPS6351297B2 true JPS6351297B2 (ja) | 1988-10-13 |
Family
ID=15549680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58152859A Granted JPS6045855A (ja) | 1983-08-22 | 1983-08-22 | 磁気ディスク装置の順次アクセス検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6045855A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4882642A (en) * | 1987-07-02 | 1989-11-21 | International Business Machines Corporation | Sequentially processing data in a cached data storage system |
| JPS6455659A (en) * | 1987-08-26 | 1989-03-02 | Nec Corp | Buffer selection system |
| US5257370A (en) * | 1989-08-29 | 1993-10-26 | Microsoft Corporation | Method and system for optimizing data caching in a disk-based computer system |
| JP2636746B2 (ja) * | 1994-08-26 | 1997-07-30 | 日本電気株式会社 | 入出力キャッシュ |
| JPH09231012A (ja) * | 1996-02-22 | 1997-09-05 | Nec Corp | 直接アクセス形外部記憶装置間のボリュームコピー方式 |
| KR20060130120A (ko) * | 2004-03-24 | 2006-12-18 | 마쯔시다덴기산교 가부시키가이샤 | 캐시 메모리 및 그 제어 방법 |
| DE602006011292D1 (de) | 2005-04-08 | 2010-02-04 | Panasonic Corp | Cache-speichersystem und steuerverfahren dafür |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58155464A (ja) * | 1981-11-27 | 1983-09-16 | ストレ−ジ・テクノロジ−・コ−ポレ−シヨン | 順次デ−タ・ストリ−ムの検出方法 |
-
1983
- 1983-08-22 JP JP58152859A patent/JPS6045855A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58155464A (ja) * | 1981-11-27 | 1983-09-16 | ストレ−ジ・テクノロジ−・コ−ポレ−シヨン | 順次デ−タ・ストリ−ムの検出方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6045855A (ja) | 1985-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697149B2 (ja) | キャッシュ・メモリを管理する方法 | |
| US5341493A (en) | Disk storage system with write preservation during power failure | |
| US4974156A (en) | Multi-level peripheral data storage hierarchy with independent access to all levels of the hierarchy | |
| US8327076B2 (en) | Systems and methods of tiered caching | |
| EP0080876B1 (en) | Cache control method and apparatus | |
| US5991775A (en) | Method and system for dynamic cache allocation between record and track entries | |
| US6378037B1 (en) | Write-twice method of fail-safe write caching | |
| US7080208B2 (en) | Method for data retention in a data cache and data storage system | |
| US5420983A (en) | Method for merging memory blocks, fetching associated disk chunk, merging memory blocks with the disk chunk, and writing the merged data | |
| US5694570A (en) | Method and system of buffering data written to direct access storage devices in data processing systems | |
| US6629200B1 (en) | System and method for controlling cache memories, computer system, hard disk drive unit, and hard disk control unit | |
| JPH10105344A (ja) | データ記録装置システム及びそのデータ書込方法 | |
| JP3113353B2 (ja) | 回転メモリシステム | |
| JPH0711789B2 (ja) | 同時デ−タ転送制御装置 | |
| JPH07225715A (ja) | キャッシュ内のデータにアクセスする方法およびシステム | |
| JPS6351297B2 (ja) | ||
| JPH06175894A (ja) | データ処理システムの非特殊データ検索方法とそのシステム | |
| JP3615274B2 (ja) | ファイル制御装置 | |
| JPH04119441A (ja) | ディスク・キャッシュ制御方式 | |
| JPH04311216A (ja) | 外部記憶制御装置 | |
| JP2000357060A (ja) | ディスクアレイ装置 | |
| JPH03282649A (ja) | キャッシュメモリ制御方式 | |
| JP2569773B2 (ja) | 記憶サブシステム | |
| JPH05108485A (ja) | デイスクキヤツシユ制御装置における不良／交替トラツク制御方式 | |
| JPH05265860A (ja) | ディスクキャッシュ入出力制御システム |