JPS63500346A - How to make layered structures - Google Patents
How to make layered structuresInfo
- Publication number
- JPS63500346A JPS63500346A JP61504078A JP50407886A JPS63500346A JP S63500346 A JPS63500346 A JP S63500346A JP 61504078 A JP61504078 A JP 61504078A JP 50407886 A JP50407886 A JP 50407886A JP S63500346 A JPS63500346 A JP S63500346A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metallization
- columnar
- metal
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 この発明は集積回路用の層状構造物を作る方法に関し、さらに詳しく述べれば、 複数個の電気接続されたメタライゼーション層を含む水平層状構造物に関するも のである。[Detailed description of the invention] The present invention relates to a method of making a layered structure for an integrated circuit, and more particularly, to a method of making a layered structure for an integrated circuit. Concerning horizontal layered structures containing several electrically connected metallization layers It is.
集積回路、特に1ミクロン大の集積回路を作るこれまでに提案された方法は、層 状構造物間の通路、すなわち金属と金属との接続、を形成するメタライゼーショ ンのいろいろなレベルを含む層状構造物の形成を含んでいる。金属の層の間で相 互接続を作る方法は、通路を必要とする所に金属の柱を形成する段階(われわれ の同時係属欧州特許出願筒0129389号に記載される通り)、および下にあ る金属層から次の金属層を絶縁するように柱のまわシに誘電材料の層を付着させ る段階を含んでいる。Previously proposed methods for making integrated circuits, especially 1-micron integrated circuits, Metallization that forms passages between shaped structures, i.e. metal-to-metal connections. The process involves the formation of a layered structure containing various levels of layers. phase between layers of metal The method for making interconnections consists of forming metal pillars where passages are needed (we co-pending European Patent Application No. 0129389) and below. A layer of dielectric material is deposited on the periphery of the column to insulate the next metal layer from one metal layer. It includes the steps of
金属の柱を形成する段階を含む上述の方法は、下にある金属層に障壁層を付着さ せかつ障壁層の上に金属の柱状層を付着させる段階を含む。下にある金属層、障 壁層、および柱状層は次に第1マスク・パターンにしたがって腐食される。柱状 層は次に第2マスク・パターンにしたがってエッチされ、通路を形成する金属の 柱を残すようにする。障壁層の目的は、柱状層を腐食させるのに用いられるプラ ズマが下にある金属層に影響を及ぼさないようにすることである。これは、下に ある金属層の厚が正確に定められることを保証するのに役立つ。The method described above, which includes forming a metal pillar, deposits a barrier layer on an underlying metal layer. The method includes depositing a columnar layer of metal over the barrier layer. underlying metal layer, The wall layer and columnar layer are then etched according to the first mask pattern. columnar The layer is then etched according to a second mask pattern to form the vias. Make sure to leave the pillars. The purpose of the barrier layer is to prevent the plastic used to erode the columnar layer. The goal is to prevent the Zuma from affecting the underlying metal layer. This is below It helps to ensure that the thickness of certain metal layers is accurately defined.
しかし、かかる障壁層を用いて作られた柱を含む水平層状構造物は、メタライゼ ーションの眉間で比較的劣った電気移動抵抗を示す点で不利である。さらに、か かる障壁層の使用は、上記の方法を複雑にするという不利がある。However, horizontal layered structures containing columns made using such barrier layers are It is disadvantageous in that it exhibits relatively poor electromigration resistance in the glabellar area of the body. In addition, The use of such a barrier layer has the disadvantage of complicating the method described above.
不発明の1つの狙いは、メタライゼーション層間の電気移動抵抗特性を改善する とともに、障壁層の使用を不要にすることである。One aim of the invention is to improve electromigration resistance properties between metallization layers. At the same time, it is also possible to eliminate the need for a barrier layer.
本発明により、メタライゼーションの第1層を基板の上に付着させる段階と、メ タライゼーションの第1層と異なる導電材料の柱状層をメタライゼーションの第 1層の上に付着させる段階と、メタライゼーションの第1層および柱状層を第1 マスク・パターンにしたがって腐食させる段階と、メタライゼーションの第1層 が第2マスク・パターンにしたがって抵抗する腐食剤で柱状層を腐食させる段階 と、誘電層を付着させる段階と、前記腐食剤によって腐食されなかった柱状層を 露出するように誘電層を腐食させる段階と、露出した柱状層に接触するようにも う1つのメタライゼーションの層を付着させる段階と、を含むことを特徴とする 層状構造物を作る方法が提供される。In accordance with the present invention, the step of depositing a first layer of metallization onto a substrate; The first layer of metallization and the columnar layer of a different conductive material are added to the first layer of metallization. depositing a first layer of metallization and a columnar layer on a first layer; Erosion according to the mask pattern and the first layer of metallization corroding the columnar layer with a corrosive agent that resists according to a second mask pattern; and depositing a dielectric layer, and depositing a columnar layer that has not been corroded by the corrosive agent. A step of corroding the dielectric layer to expose it and also touching the exposed columnar layer. depositing another layer of metallization. A method of making a layered structure is provided.
本発明により作られた層状構造物は、メタライゼーションの層間の電気移動抵抗 特性が改善されかつ構造物の製造がより簡単であるという利点を備えている。。The layered structure made according to the present invention has a high resistance to electromigration between layers of metallization. It has the advantage of improved properties and simpler manufacture of the structure. .
メタライゼーションの第1層はアルミニウムであることができ、また柱状層はタ ングステンのような耐火金属で作られることがある。The first layer of metallization can be aluminum and the columnar layer can be aluminum. May be made of refractory metals such as ungsten.
メタライゼーションの層をいくつか持つ層状構造物は、メタライゼーションの別 の層が要求される層状構造物の最終金属層となるまで、上記方法を繰り返すこと によって組み立てられる。Layered structures with several layers of metallization are repeating the above method until the layer is the final metal layer of the required layered structure. assembled by.
メタライゼーションの別の層は、それから不用の金属を除去するために腐食され ることがある。Another layer of metallization is then etched to remove the unwanted metal. Sometimes.
図面の簡単な説明 本発明を付図に関して例として詳しく説明する。Brief description of the drawing The invention will now be explained in more detail by way of example with reference to the accompanying drawings, in which: FIG.
第1図はメタライゼーションの上に付着された金属の柱状層を持つ構造物を示す 。Figure 1 shows a structure with a columnar layer of metal deposited over the metallization. .
第2図は第1マスク・パターンによる腐食後の第1図の構造物を示す。FIG. 2 shows the structure of FIG. 1 after erosion by the first mask pattern.
第6図は金属の柱状層が第2マスク・パターンによシ腐食された後の第2図の構 造物を示す。Figure 6 shows the structure of Figure 2 after the metal columnar layer has been etched by the second mask pattern. Show the creation.
第4図は誘電層が金属の柱状層の表面に付着、されかつ露出するように腐食され た後の第6図の構造物を示第5図は第4図に示された構造物に付着された、腐食 後のメタライゼーションのもう1つの層を示す。Figure 4 shows a dielectric layer attached to the surface of a metal columnar layer and corroded to expose it. Figure 5 shows the structure shown in Figure 6 after the corrosion has been deposited on the structure shown in Figure 4. Another layer of subsequent metallization is shown.
図面から、メタライゼーションの第1層2がシリコン基板のような基板4の上に 付着されている。金属のような導電材料の柱状層8が次にメタライゼーションの 第1層8の上に付着されて、第1図に示される構造物が与えられる。メタライゼ ーションの第1層8は厚さ1ミクロンのアルミニウムの層であることが望ましい 。アルミニウムは純アルミニウムであったり、シリコンや銅でドープ処理された アルミニウムであったりすることができる。金属の柱状層8は、メタライゼーシ ョンの第1層2に関して選択的に乾燥腐食させることができる固有の電気移動抵 抗が比較的高い金属で作られることが望ましい。導電材料はタングステンのよう な耐火金属であったり、金またはクロムで作られることがある。別に、導電材料 はドープ処理されたシリコンのような半導体材料で作られることがある。From the drawing, it can be seen that a first layer 2 of metallization is placed on a substrate 4, such as a silicon substrate. It is attached. A columnar layer 8 of conductive material such as metal is then applied to the metallization. Deposited over the first layer 8, the structure shown in FIG. 1 is provided. metallize The first layer 8 of the solution is preferably a 1 micron thick layer of aluminum. . Aluminum can be pure aluminum or doped with silicon or copper. It can be made of aluminum. The metal columnar layer 8 is a metallization sheet. an inherent electromigration resistor that can be dry etched selectively with respect to the first layer 2 of the It is preferable that it be made of a metal with relatively high resistance. Conductive materials like tungsten It may be a refractory metal or made of gold or chromium. Separately, conductive materials may be made of semiconductor materials such as doped silicon.
かかる方法によって作られた柱状層は、かかる金属の比較的高い電気移動抵抗に よる電気移動不良のリスクが少ないという利点を備えている。Columnar layers made by such methods are sensitive to the relatively high electromigration resistance of such metals. It has the advantage that there is less risk of electromigration failure due to
図示されていないが、第1マスク・パターンは金属の柱状層8の表面に形成され ている。第1マスク・パターンは、合成層状構造物におけるメタライゼーション の第1層2に要求される相互接続のパターンを表わす。第1図に示された構造物 は次に、第2図に示される構造物を作る異方性プラズマ腐食によって腐食される 。第2図に示される構造物は下の切取シ部分を少しも含まないことが見られる。Although not shown, the first mask pattern is formed on the surface of the metal columnar layer 8. ing. The first mask pattern is the metallization in the composite layered structure. represents the interconnection pattern required for the first layer 2 of . Structure shown in Figure 1 is then eroded by anisotropic plasma etching producing the structure shown in Figure 2. . It can be seen that the structure shown in FIG. 2 does not include any lower cutouts.
金属の柱状層8は例えば四フッ化炭素のようなフッ素類を使用するプラズマを用 いて腐食され、またメタライゼーションの第1層2は(アルミニウムから形成さ れている場合)、例えば四塩化炭素のような塩化物類を含むプラズマを用いて腐 食される。プレーナ表面を得るために、金属の柱状層8の表面にポリイミドがス ーンされることがある。このプレーナ化の段階は不可欠なものではなく、省略し てもさしつかえない。最終構造物の通路を形成する第3図の金属柱状物10がい ま組み立てられる。これは、第2図の構造物に第2マスク・パターンを付着させ ることによって達成される。第2マスク・パターンは、金属柱状物10が要求さ れる金属の柱状層8の区域を表わす。マスク・パターンは、任意な既知のホトレ ジスト材料であり、金属の柱状層8の所定区域を越えて若干伸びるが、第1マス ク・パターンによる腐食後に金属の柱状層8に定められた隣接金属トラック間に は伸びない。マスク・パターンのこの重複が金属柱状物10の形成に悪影響を及 ぼさないのは、各金属柱状物10がマスク・パターンの下にある金属の柱状層8 の一部に形成されているからである。The metal columnar layer 8 is formed using plasma using fluorine such as carbon tetrafluoride. and the first layer 2 of the metallization (formed from aluminum) for example, using a plasma containing chlorides such as carbon tetrachloride eaten. To obtain a planar surface, polyimide is spun onto the surface of the metal columnar layer 8. may be scanned. This planarization step is not essential and can be omitted. I don't mind. The metal pillars 10 in FIG. 3 form the passages of the final structure. It can be assembled. This is done by attaching a second mask pattern to the structure in Figure 2. This is achieved by The second mask pattern requires metal columns 10. represents the area of the columnar layer 8 of metal. The mask pattern can be any known photoresist. The first mass is a resist material that extends slightly beyond a predetermined area of the metal columnar layer 8. between adjacent metal tracks defined in the columnar layer 8 of metal after corrosion by a pattern of doesn't grow. This overlap of mask patterns adversely affects the formation of the metal pillars 10. Each metal column 10 does not blur the metal column layer 8 below the mask pattern. This is because it is formed as a part of the
金属の柱状層8は、メタライゼーションの第1層2が抵抗する四塩化炭素のよう な腐食剤によって、第2マスク・パターンにしたがいプラズマ腐食される。この 腐食剤はメタライゼーションの第1層2を侵さないので、金属の柱状層8はメタ ライゼーションの第1層2まで下方に腐食されて、メタライゼーションの第1層 2におけるメタライゼーション・パターンかう出てそれに正確に整合される金属 柱状物10を持つ第3図の構造物が作られる。金属柱状物10は、メタライゼー ションの第1層2におけるメタライゼーション・パターンを形成するのに用いら れる腐食中に一部作られるように正確に整合される。The columnar layer 8 of metal is made of a material such as carbon tetrachloride that the first layer 2 of metallization resists. plasma etching according to a second mask pattern using a suitable etchant. this Since corrosive agents do not attack the first layer 2 of metallization, the columnar layer 8 of metal The first layer of metallization is etched downward to the first layer 2 of the metallization. The metallization pattern in 2 is created and the metal precisely matched to it. The structure of FIG. 3 having pillars 10 is created. The metal columnar object 10 is made of metallizer. used to form the metallization pattern in the first layer 2 of the The parts are precisely aligned as they are made during corrosion.
誘電層12が、例えば連続スピン・コーティングおよび硬化動作によって、第6 図に示される構造物の上にいま付着される。誘電層は第6図の構造物を囲むだけ の厚さまで付着されるので、柱状物10は誘電層の材料によって囲まれかつ覆わ れて、金属柱状物10の上にプレーナ表面が提供されるようになる。誘電層12 は、日立によってPIQという商品名で販売されているようなポリイミド材料か ら作られることが望ましい。The dielectric layer 12 is applied to the sixth It is now deposited onto the structure shown in the figure. The dielectric layer only surrounds the structure in Figure 6. , so that the pillars 10 are surrounded and covered by the material of the dielectric layer. As a result, a planar surface is provided on the metal post 10. dielectric layer 12 Is it a polyimide material such as that sold by Hitachi under the trade name PIQ? It is desirable that the
誘電層は次にプラズマ腐食されて、金属柱状物10の最上面を露出させる。誘電 層12は四フッ化炭素および酸素プラズマを用いて腐食させることがあシ、また 適当な装置がプラズマ室に含まれることがあって、金属柱状物10の表面が露出 されると同時に腐食工程が終ることを保証する。合成構造物は第4図に示されて おり、金属柱状物10の露出面は次の金属層への接続を構成する。The dielectric layer is then plasma etched to expose the top surface of the metal post 10. dielectric Layer 12 may be etched using a carbon tetrafluoride and oxygen plasma, or A suitable device may be included in the plasma chamber to expose the surface of the metal column 10. This ensures that the corrosion process ends as soon as the corrosion process is completed. The composite structure is shown in Figure 4. The exposed surface of the metal post 10 constitutes a connection to the next metal layer.
実際に、基板4は平らではなく、金属層の厚さと比較し得る量だけ高さの変化す る表面地形図を持つ。したがって、ある柱状物10は他よシ高く立ち、またこれ らの最上部は誘電層12の腐食段階の初期に露出される。最低の柱状物10の最 上部が露出される時まで、最高の柱状物が突出する。誘電層12用の腐食剤がフ ッ素−酸素化学のものである場合は、腐食剤は柱状物10をも腐食する。フッ素 と酸素との適当な混合物が腐食剤に使用されるならば、誘電層12と柱状物10 とを等しいかほぼ等しい割合で腐食させることができる。したがって、柱状物1 0をも腐食する誘電層12用の腐食剤を用いることによって、誘電層12のプレ ーナ化を改良することができる。In fact, the substrate 4 is not flat and varies in height by an amount comparable to the thickness of the metal layer. It has a surface topographic map. Therefore, some pillars 10 stand taller than others; The tops of these are exposed at the beginning of the corrosion stage of dielectric layer 12. The highest of the lowest columnar objects 10 The highest column protrudes until the top is exposed. The corrosive agent for the dielectric layer 12 is removed. In the case of fluorine-oxygen chemistry, the corrosive also corrodes the pillars 10. Fluorine dielectric layer 12 and pillars 10 if a suitable mixture of and can be corroded at an equal or approximately equal rate. Therefore, columnar object 1 By using a corrosive agent for dielectric layer 12 that also corrodes can be improved.
次にもう1つの金属層14が第4図に示される構造物の上に付着される。金属層 14は誘電層12において露出された柱状物10の表面に接触する。いま見られ るように、第2金属層8の残シの部分から成る金属柱状物10は、第1金属層2 と金属層14との間の金層同士の接続を構成し、すなわち柱状物10は金属層2 と14との間の通路を構成する。Another metal layer 14 is then deposited over the structure shown in FIG. metal layer 14 contacts the exposed surface of the columnar object 10 in the dielectric layer 12 . Seen now As shown in FIG. and the metal layer 14, i.e. the pillars 10 are connected to the metal layer 2. and 14.
層状構造物に2レベルのメタライゼーションのミカ要求されるならば、もう1つ の金属層14が構造物の最終金属層となる。If layered structures require two levels of metallization, one more The metal layer 14 becomes the final metal layer of the structure.
最終マスク・パターンは金属層14の上に形成され、また金属層14は最終マス ク・パターンにしたがって腐食されて、メタライゼーションの別のレベルにある フィールド領域から不用の金属を除去することができる。A final mask pattern is formed on metal layer 14, and metal layer 14 is formed on the final mask pattern. Another level of metallization, corroded according to the pattern Unwanted metal can be removed from the field area.
2レベルより多いメタライゼーションが要求されるならば、金属の柱状層8に似 た金属の柱状層が別の金属層14の上に付着されることがある。そのとき作動ノ 順序は、所望の多Vベル・メタライゼーション構造物が作られるまで繰シ返され 、最終金属層は2レベル・メタライゼーション構造物と関連して別の金属層14 の上に説明されたようなフィールド領域内の不用金属を除去するように腐食され る。If more than two levels of metallization are required, a columnar layer of metal 8 may be used. A columnar layer of metal may be deposited on top of another metal layer 14. At that time, the operating The sequence is repeated until the desired multi-V bell metallization structure is created. , the final metal layer is another metal layer 14 in conjunction with the two-level metallization structure. Corroded to remove waste metal in the field area as described above. Ru.
本発明の方法は第1金属層2のメタライゼーションに正確に整合されている金属 柱状物10の形をした通路を提供するので、利用し得る最小の空間に最大の通路 サイズが達成される。The method of the invention is characterized in that the metal is precisely matched to the metallization of the first metal layer 2. By providing a passageway in the form of a pillar 10, the largest passageway is provided in the smallest available space. size is achieved.
付図に関して上に説明された本発明の実施例は例として与えられたに過ぎず、か つ変形が作られることを認めるべきである。かくて、例えば、アルミニウム以外 の材料をメタライゼーション層に使用することができる。また、タングステン以 外の導電材料、例えば金、クロムまたはドーゾ処理されたシリコンのような半導 体材料を柱状層に使用することができる。誘電層12については、二酸化シリコ ン、窒化シリコン、酸化窒化シリコンおよび他の有機材料のような、ポリイミド 以外の材料を使用することができる。しかし、使用される特定の材料について適 切な付着およびプレーナ化の工程を使用すべきである。The embodiments of the invention described above with respect to the accompanying drawings are given by way of example only, It should be acknowledged that some deformations are created. Thus, for example, other than aluminum materials can be used for the metallization layer. In addition, more than tungsten conductive materials such as gold, chromium or semiconductors such as doso-treated silicon body material can be used for the columnar layer. For dielectric layer 12, silicon dioxide polyimides, such as silicon nitride, silicon oxynitride, and other organic materials. Other materials can be used. However, depending on the specific material used, Adequate deposition and planarization processes should be used.
さらに、層状構造物の製法は、材料を適切に選択すれば、砒化ガリウム構造物に 適用することができる。Furthermore, the fabrication method for layered structures can be applied to gallium arsenide structures if the materials are selected appropriately. Can be applied.
G2 手続補正書(自発) 昭和62年4り/、3?日G2 Procedural amendment (voluntary) April 1986/, 3? Day
Claims (15)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8518231 | 1985-07-19 | ||
GB858518231A GB8518231D0 (en) | 1985-07-19 | 1985-07-19 | Producing layered structures |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63500346A true JPS63500346A (en) | 1988-02-04 |
Family
ID=10582519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61504078A Pending JPS63500346A (en) | 1985-07-19 | 1986-07-18 | How to make layered structures |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0231242A1 (en) |
JP (1) | JPS63500346A (en) |
GB (2) | GB8518231D0 (en) |
WO (1) | WO1987000688A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08111460A (en) * | 1994-08-16 | 1996-04-30 | Nec Corp | Structure of multilayer wiring and fabrication thereof |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8701032A (en) * | 1987-05-01 | 1988-12-01 | Philips Nv | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE WITH INTERCONNECTIONS LOCATED BOTH ABOVE A SEMICONDUCTOR AREA AND ABOVE AN ISOLATING AREA THEREIN. |
JPH10261709A (en) * | 1996-09-27 | 1998-09-29 | Nec Corp | Manufacture of semiconductor device |
JPH11121612A (en) * | 1997-10-14 | 1999-04-30 | Mitsubishi Electric Corp | Semiconductor device and its manufacture |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4077854A (en) * | 1972-10-02 | 1978-03-07 | The Bendix Corporation | Method of manufacture of solderable thin film microcircuit with stabilized resistive films |
NL7608901A (en) * | 1976-08-11 | 1978-02-14 | Philips Nv | PROCESS FOR THE MANUFACTURE OF A SEMI-CONDUCTOR DEVICE AND SEMIC-CONDUCTOR DEVICE MANUFACTURED BY SUCH PROCESS. |
JPS56130947A (en) * | 1980-03-17 | 1981-10-14 | Fujitsu Ltd | Manufacture of semiconductor device |
GB8316476D0 (en) * | 1983-06-16 | 1983-07-20 | Plessey Co Plc | Producing layered structure |
DE3331759A1 (en) * | 1983-09-02 | 1985-03-21 | Siemens AG, 1000 Berlin und 8000 München | INTEGRATED SEMICONDUCTOR CIRCUIT WITH A MULTIPLE LAYER WIRING EXISTING FROM ALUMINUM OR AN ALUMINUM ALLOY AND METHOD FOR THEIR PRODUCTION. |
EP0175604B1 (en) * | 1984-08-23 | 1989-07-19 | Fairchild Semiconductor Corporation | A process for forming vias on integrated circuits |
-
1985
- 1985-07-19 GB GB858518231A patent/GB8518231D0/en active Pending
-
1986
- 1986-07-18 WO PCT/GB1986/000424 patent/WO1987000688A1/en not_active Application Discontinuation
- 1986-07-18 EP EP86904308A patent/EP0231242A1/en not_active Withdrawn
- 1986-07-18 JP JP61504078A patent/JPS63500346A/en active Pending
- 1986-07-18 GB GB08617654A patent/GB2178896B/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08111460A (en) * | 1994-08-16 | 1996-04-30 | Nec Corp | Structure of multilayer wiring and fabrication thereof |
Also Published As
Publication number | Publication date |
---|---|
EP0231242A1 (en) | 1987-08-12 |
GB2178896A (en) | 1987-02-18 |
GB8518231D0 (en) | 1985-08-29 |
WO1987000688A1 (en) | 1987-01-29 |
GB8617654D0 (en) | 1986-08-28 |
GB2178896B (en) | 1988-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6051882A (en) | Subtractive dual damascene semiconductor device | |
US4879257A (en) | Planarization process | |
US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
JP2576820B2 (en) | Manufacturing method of contact plug | |
US4308090A (en) | Method of manufacturing a semiconductor device | |
JPS6057650A (en) | Method of forming laminated structure | |
US4997746A (en) | Method of forming conductive lines and studs | |
US6399495B1 (en) | Copper interconnections for metal-insulator-metal capacitor in mixed mode signal process | |
US6413863B1 (en) | Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process | |
EP0248668A2 (en) | Process for fabricating multilevel metal integrated circuits and structures produced thereby | |
KR0138009B1 (en) | Method for fabricating a semiconductor device | |
JPS63500346A (en) | How to make layered structures | |
US20050250280A1 (en) | Capacitance process by using passivation film scheme | |
US7714354B2 (en) | Electroformed metal structure | |
JPH03244126A (en) | Manufacture of semiconductor device | |
JPH0750694B2 (en) | Conductive layer formation method | |
US5091340A (en) | Method for forming multilayer wirings on a semiconductor device | |
US6083823A (en) | Metal deposition process for metal lines over topography | |
KR19980702211A (en) | A semiconductor device comprising two or more metal wiring layers and a method of manufacturing the same | |
JPH06163714A (en) | Semiconductor device having multilayer interconnection structure and manufacture thereof | |
JPH0766202A (en) | Manufacture of semiconductor device | |
US6551930B1 (en) | Etching an organic material layer, particularly for producing interconnections of the damascene type | |
KR100849078B1 (en) | Method for forming metal insalator metal capacitor of semiconductor device | |
KR100714052B1 (en) | Damascene metal interconnection structure and method of fabricating the same | |
JPS636847A (en) | Manufacture of semiconductor device |