JPS6349937A - 命令先取り制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 命令実行ユニットと命令先取りバッファとを含む演算制
御装置（ＣＰＵ）と、これに接続される主記憶装置によ
り構成され、命令実行ユニットは命令先取りバッファを
介して、主記憶装置に格納されているいくつかの命令を
先取りして読み出し、その命令を逐次実行するようにし
た命令先取り制御装置であって、命令先取りバッファに
おける命令先取りバイト数を、ジャンプ命令の頻度、デ
ータバスのビット数等の環境により最適になるように任
意に設定できるようにしたものである。

［産業上の利用分野コ 本発明は、命令先取り制御装置に関し、更に詳しくは、
命令実行ユニットと命令先取りバッファとを含む演ｎ制
御２（ｌ装置と、これに接続される主記憶装置により構
成されるマイクロブロセツナ装置における命令先取り制
御を行うための装置に関する。

命令先取り制御は、処理の高速化のために有効な手法で
あって、命令実行ユニットで実行する命令のいくつかを
、予め主記憶装置から先取りして読み出し、これを命令
先取りバッファに格納し、命令実行ユニット−１よ、一
つの命令を完了するごとに命令先取りバッファに格納さ
れた命令を実行するものである。従って、命令実行ユニ
ットは、ひとつの命令を終了するたびに、主記憶装置か
ら次の命令を読み出す必要がなくなり、高速処理が行え
る。

［従来の技術］ 第５図は、従来の命令先取り制御装置の構成例を示すブ
ロック図である。図において、１は演算制御装置（ＣＰ
ｔＪ）で、例えば８０８６（１６ビツトマイクロプロセ
ツサ）が用いられる。この演算制御装置１において、２
は命令実行ユニット、３は命令実行ユニット２からの論
理アドレスを入力し物理アドレスに変換するアドレス変
換ユニット、４はバスインターフェイスユニツ［−１５
は命令先取り制御を行う命令先取り制御ユニット、６は
先取りした命令を一時格納する命令先取りバッファであ
る。７はプログラムステップが格納された主記憶装置、
８はＩ１０制御アダプタで、これらはバスを介してＣＰ
Ｕ　ｌ内のバスインターフェイスユニット４に接続され
ている。

このように構成された装置において、命令実行ユニット
２は、主記憶装置７に記憶された各種の命令を、バスイ
ンターフェイスユニット４．バスを介して読み出し実行
する。命令先取り制御ユニット５は、主記憶装置７に記
憶された命令のいくつかを予め命令先取りバッフ７６に
格納しておき、命令実行ユニット２がひとつの命令を実
行するごとに、主記憶装置７まで命令を読み出しにゆく
手間を省くように制御するものである。

［発明が解決しようとする問題点〕 このような従来の命令先取り制御ｊｊＶ：置は、命令先
取りバッフ７６のバイト数が例えば６バイトといったよ
うに固定されており、その値は、（ａ　）プロセッサの
１命令当りのバイト数、（ｂ）命令先取りを無効化する
ジャンプ命令の頻度、（Ｃ）バスインターフェイスユニ
ットのバス性能（バス幅、バスサイクルタイム）等を考
慮して最適値に選定され、固定される。

しかしながら、命令先取りを無効化するジャンプ命令の
頻度や、バスサイクルタイムは、主記憶装置７に格納す
るプログラムの内容や、外部ハードウェアの構成等によ
って変化する。又、プロセッサの３２ピツト化及びバス
インターフェイスの互換性〈１６ビツト）を考慮したプ
ロセッサでは、バスインターフェイスユニット４のバス
幅（ビット数）は、初期化において可変となっている。

このため、命令先取りバッファ６のバイト数を固定する
と、プログラムの内容や、外部ハードウェアの構成によ
っては命令先取りの機能が有効に働かなくなり、高速処
理を阻害するという不具合が生ずる。

本発明は、このような点に鑑みてなされたものであって
、命令先取りバッフ７６のバイト数を任意に可変できる
設定手段を設け、ジャンプ命令の頻度やデータバスのビ
ット数等の環境により、命令先取リバッフ７６のバイト
数を碌適値に設定できるようにし、常にプロセッサの高
速処理を可能とする命令先取り制御装置を度供すること
を目的としている ［問題点を解決するための手段］ 第１図は、本発明の命令先取り制御装置の原理ブロック
図である（第５図と同一のものは同一の符号を付して示
す）。図において、５１は命令先取り制御ユニット５内
に設けられた先取りバイト数設定手段であり、５２は設
定情報入力手段で、ここに設定された設定値は、例えば
電源投入後−定時間経過してから先取りバイト数設定手
段５１に設定されるようになっている。

［作用］ 設定情報入力手段５２には、主記憶装置７に記憶される
プログラムの内容、特にジャンプ命令の頻度やデータバ
スのビット数等の各種環境を考慮して最適な値が選定さ
れ、ここに設定される。先取りバイト数設定手段５１は
、例えば電源投入後一定時間後に設定情報入力手段５２
に設定された設定情報を読み込み、命令先取り制御ユニ
ット５は先取りバイト数設定手段５１が読み込んだバイ
ト数を基に命令先取り制御を行う。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の一実施例を示す構成ブロック図である
。第１図と同じものは、同一の符号を付して示ｔ０命令
実行ユニット２と主記憶装置７とを結ぶバスインターフ
ェイスユニット４において、４１はバス制御を行うバス
制御部で、制０（ｌ線／１、応答線４２が接続される。

４２はデータの授受を行うトランシーバ／レシーバ、４
３はドライバでデータの中のコードを命令先取りバッフ
７６に出力する。これらはいずれもデータ線）ｏｔ、：
ｌｆＦ続されている。

４４は命令実行ユニツ１−２から出力されるオペランド
・アクセス要求信号と、命令先取り制御ユニット５から
出力されるコード・フェッチ要求信号との競合を判定す
る競合判定部で、ここからバス制御部４１にアクセス要
求が出力される。４５はコードアドレスを一時格納する
コードアドレスレジスタで、ここからのアドレス信号は
マルチプレクサ（ＭＰＸ）で切換えられ、アドレス線４
Ａに出力される。

命令先取りバッフ７６が空いているかどうかによって命
令先取りの制御を行う命令先取り制御ユニット５におい
て、５１は先取りバイト数設定手段で、設定情報入力手
段５２にＪ二つて設定されｌこバイト数情報をラッチ信
号ＬＡによって設定する。

５３はバッファカウンタで、バス制闘部４１から出力さ
れるレスポンスをカウントアツプ信号とすると共に後）
ホする比較手段５４から出力されるレスポンス信号をカ
ウントダウン信号とする。又、命令実行ユニット２から
出力されるジャンプ命令実行信号によって○”クリアさ
れる。

比較手段５４は、命令実行ユニット２から出力されるコ
ード・フェッチ要求バイト数と、バッファカウンタ５３
のカウント数とを比較し、その比較結果を命令実行ユニ
ット２にレスポンス信号として与えると共に、バッファ
カウンタ５３にカウントダウン信号として与えている。

５５は比較手段で、先取りバイト数設定手段５１からの
設定値と、バッファカウンタ５３のカウント数とを比較
し、その比較結果をコード・フェッチ要求信号として競
合判定部４４に与える。

命令先取りバッフ７６は、ドライバ４３からのコードを
一時格納し、命令実行ユニット２に出力する。

第３図は、先取りバイト数設定手段５１と、設定情報入
力手段５２の一例を示す回路図である。

設定情報入力手段５２は、−＋ｉがアースラインに接続
され、他端が抵抗Ｒを介して＋５ｖ電諒に接続されたス
イッチ８１〜Ｓ４とで構成され、スイッチ８１〜＄４を
オン又はオフとすることにより、１”又は゛Ｏ”′の信
号が得られるようにしである。先取りバイト数設定手段
５１は、例えばレジスタで構成されており、スイッチ８
１〜Ｓ４の設定によって得られるコード化されたバイト
数設定情報を、ラッチ端子に印加される例えば装置の電
源回路（図示せず）から出力されるリセット信号Ｒ８Ｔ
をラッチ信号ＬＡとして用いてラッチするようにしてい
る。

第４図は、先取りバイト数設定手段５１のラッチタイミ
ングを示す波形図である。この例で（ま例えばｃｐｕｉ
の電源を投入後、リセット（、ｆｆｉ　＠　ＲＳ］−で
装置の初期化を行い、ＲＳ　Ｔの終わりの立上りをラッ
チ信号ＬＡとして用いて設定情報をラッチするようにし
ている。

このように構成された装置の句作を、命令先取り、命令
実行ユニットによるコードフェッチ及びオペランドアク
セスに分けて説明すれば以下の通りである。尚、はじめ
に設定情報入力手段５２には、主記憶装置７に格納され
たプログラム（ｆｌｉｔ令）の内容、このプログラムの
中にあるジャンプ命令の頻度、データバスのビット数等
の環境を考慮して、最適な先取りバイト数がスイッチ８
１〜Ｓ４によって、コード信号で設定されるものとする
。

し命令先取り〕 装置の電源が投入され、初期化が終了すると、リセット
信号Ｒ８Ｔが出力され、先取りバイト数設定手段５１は
このリセット信号Ｒ８Ｔをラッチ信号ＬＡとして用いて
設定情報入力手段５２に予め設定されている最適な先取
りバイト数ＳＢをラッチする。

バッファカウンタ５３は、命令先取りバッフ７６に先取
りされている命令のバイト数をカウントしており、最初
は“Ｏ″にクリアされている。比較手段５５は、先取り
バイト数設定手段５１に設定された最適先取りバイト数
８８と、バッファカウンタ５３のカウント値ＢＣとを比
較し、カウント値ＢＣが小さい時（ＢＣ＜ＳＢ）　、バ
スインク−フェイスユニット４の競合判定部４４にコー
ド・フェッチ要求を出力する。競合判定部４４（ま、命
令実行ユニット２からのオペランド・アクセス要求と、
コード・フェッチ要求の競合判定を行０、オペランド・
アクセス要求が出力されていない場合、コード・フェッ
チを実行する。

ジャンプ命令実行後の最初のコード・フェッチでは、バ
スインターフェイスユニット４【よ、アＩ：レス変換ユ
ニット３内に設けられたコードレジスタ３１の内容を、
バスインターフェイスユニット４内のコードアドレスレ
ジスタ４５にラッチすると同時にこのアドレスによりコ
ードをフェッチする。コードフェッチを終了すると、コ
ードアドレスレジスタ４５の値及びバッファカウンタ５
３のカウント値ＢＣをそれぞれカウントアツプする。

一方、ジャンプ命令実行後の最初でないコードフェッチ
の場合は、バスインターフェイスユニット４はコードア
ドレスレジスタ４５にセットされている内容をアドレス
としてバスをアクセスする。

Ｃ命令実行ユニットによるフードフェッチ］命令実行ユ
ニット２は、命令先取り制御ユニット５の比較手段５４
に対し、フードフェッチ要求バイト数の信号を出力し、
コードフェッチを要求する。比較手段５４はこの要求バ
イト数Ｒｅをバッファカウンタ５３のカウント１１１１
　Ｂ　Ｃと比較し、バッファカウント値ＢＣが大きい場
合＜ＢＣ＞ＲＢ）、レスポンスを命令実行ユニット２に
通知すると共に、バッファカウンタ５３のカウント値Ｂ
Ｃをカウントダウンする。、ｆ？Ｉ令実行ユニット２Ｇ
よ、レスポンスを命令先取り制御ユニット５から受ける
と、命令先取りバッファ６からコードを読み出しコード
・フェッチする。又、命令実行ユニット２は、ジャンプ
命令実行信号をバッファカウンタ５３に出力し、このバ
ッファカウンタ５３を′０″にクリアする。

Ｌオペランド・アクセスコ 命令実行ユニット２によるオペランド・アクヒスは、オ
ペランド・アクセス要求信号がバスインターフェイスユ
ニット４の競合判定部４４に通知され、競合判定部４４
は、コード・フェッチ要求との競合を判定し、先取りす
る命令要求が無いと判定されれば、バス制御部４１にア
クセスを要求し、レスポンスデータを命令実行ユニット
２に通知づる。

尚、上記の説明では、設定情報入力手段５２に設定した
最適な先取りバイト数ＳＢを、先取りノ＼イト数設定手
段５１が、装置の電源を投入し、初期化が終了した時点
で出力されるリセット信号を利用してラッチする場合を
例にとって説明した。

しかしながら、本発明はこれに限るものではなく、例え
ば手動によるリセット信号を利用してもよい。

［発明の効果１ 以上詳細に説明したように、本発明によれば、設定情報
入力手段を設け、これにより、命令先取りバッファにお
ける命令先取りバイ１−数を任意に変更できるように構
成したものである。従って、ジャンプ命令の頻度やデー
タバスのビット数等、環境に応じて最適の命令先取りバ
イト数を設定でき、常にプロセッサの高速処理を可能と
する命令先取り制御２ＩＩ装置が実現できる。

【図面の簡単な説明】

第１図は本発明の命令先取り制御１１装置の原理ブロッ
ク図、第２図は本発明の一実施例を示す構成ブロック図
、第３図は第２図における先取りバイト数設定手段と設
定情報入力手段の一例を示す回路図、第４図は先取りバ
イト数設定手段のラッチタイミングを示す波形図、第５
図は従来の命令先取り制御装置の構成例を示すブロック
図である。 第１図、第２図において、 １・・・演算υ１９１１装置 ２・・・命令実行ユニット ３・・・アドレス変換ユニット ４・・・バスインターフェイスユニット５・・・命令先
取り制御ユニット ６・・・命令先取りバッファ ７・・・主記憶装置 ５１・・・先取りバイト数設定手段 ５２・・・設定情報入力手段である。 −二一一′ ５］Ｉ先取りバイト攻穀象萎目貸 本発明の原理ブロック図 鋤萼１　図 笥萼３図 ラップタイミング波形図 争弓４　序で

Claims (2)

【特許請求の範囲】
1. （１）命令実行ユニット（２）と、命令先取りバッファ
   （６）を含む演算制御装置〈１）、 この演算制御装置（１）に接続される主記憶装置（７）
   により構成され、 前記命令実行ユニット（２）は前記命令先取りバッファ
   （６）を介して前記主記憶装置（７）に格納されている
   いくつかの命令を先取りして読み出し当該命令を逐次実
   行するようにした命令先取り制御装置において、 前記命令先取りバッファ（６）における命令先取りバイ
   ト数を任意の値に設定するための設定情報入力手段（５
   ２）を設けたことを特徴とする命令先取り制御装置。
2. （２）設定情報入力手段（５２）に設定された情報を、
   装置の初期化終了後に出力されるリセット信号を利用し
   て入力するようにしたことを特徴とする特許請求の範囲
   第１項記載の命令先取り制御装置。