JPS6348035A - 複流検出装置 - Google Patents
複流検出装置Info
- Publication number
- JPS6348035A JPS6348035A JP61191703A JP19170386A JPS6348035A JP S6348035 A JPS6348035 A JP S6348035A JP 61191703 A JP61191703 A JP 61191703A JP 19170386 A JP19170386 A JP 19170386A JP S6348035 A JPS6348035 A JP S6348035A
- Authority
- JP
- Japan
- Prior art keywords
- current
- photocoupler
- double
- terminals
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 15
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 3
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/10—Current supply arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Measurement Of Current Or Voltage (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複流検出装置に関し、特にテレックス等のデー
タ伝送システムにおいて、回線を介して伝送された複流
信号を整形する装置に関する。
タ伝送システムにおいて、回線を介して伝送された複流
信号を整形する装置に関する。
（従来の技術〕
従来のこの種の複流検出装置の一例が第２図に示されて
いる。図示のようにこの複流検出装置においては、一対
のフ第１〜カブラＰＣ１’ 。
いる。図示のようにこの複流検出装置においては、一対
のフ第１〜カブラＰＣ１’ 。
ＰＣ２’の発光ダイオードＬＥＤ１’ 。
ＬＥＤ２’が逆並列接続され、フ７ｉｔ〜カプラＰＣ１
’ 、ＰＣ２’ のフォトランジスタＰＴＩ’ 。
’ 、ＰＣ２’ のフォトランジスタＰＴＩ’ 。
ＰＴ２’ の出力がそれぞれ比較器Ｃ０Ｍ１゜Ｃ０Ｍ２
で基準値と比較され、基準値より大きくなったときにそ
れぞれ比較器の出力が「１」となってフリップフロップ
でＦ／Ｆ−２をセラ１〜またはリセットする。比較器Ｃ
０Ｍ１．Ｃ０Ｍ２の基準値は、第３図（ａ＞に示すよう
にスライスレベルＳＬ、ＳＬ−を定めるもので、複流受
信信号が正に立上る時および負に立上る時にそのスライ
スレベルを超えると、フリップフロップＦ／Ｆ−２の出
力が反転しその結果第３図（ｄ＞に示すような矩形波が
１ｑられる。スライスレベルは例えば＋３ｍＡ、−３ｍ
Ａに定められる。スライスレベルを適切な値にし、かつ
、正、狛のスライスレベルを互いに一致させるとともに
、受信マージンを向上させるために調整用ボリュームＶ
Ｒ１，ＶＲ２が用いられる。
で基準値と比較され、基準値より大きくなったときにそ
れぞれ比較器の出力が「１」となってフリップフロップ
でＦ／Ｆ−２をセラ１〜またはリセットする。比較器Ｃ
０Ｍ１．Ｃ０Ｍ２の基準値は、第３図（ａ＞に示すよう
にスライスレベルＳＬ、ＳＬ−を定めるもので、複流受
信信号が正に立上る時および負に立上る時にそのスライ
スレベルを超えると、フリップフロップＦ／Ｆ−２の出
力が反転しその結果第３図（ｄ＞に示すような矩形波が
１ｑられる。スライスレベルは例えば＋３ｍＡ、−３ｍ
Ａに定められる。スライスレベルを適切な値にし、かつ
、正、狛のスライスレベルを互いに一致させるとともに
、受信マージンを向上させるために調整用ボリュームＶ
Ｒ１，ＶＲ２が用いられる。
このように、従来の装置では、ボリュームが必要で必り
、装置のコストが高くなり、また正負のスライスレベル
を合わせるための調整が必要でおるという問題があった
。また、フォトカプラのバラつきが小さくなければなら
ないという制約があった。
、装置のコストが高くなり、また正負のスライスレベル
を合わせるための調整が必要でおるという問題があった
。また、フォトカプラのバラつきが小さくなければなら
ないという制約があった。
本発明は、スライスレベルを互いに合わせるためのボリ
ュームを不要とし、これによって装置のコストを低くし
、しかも、フォトカプラのバラつぎについての制約も少
ない複流検出装置を提供することを目的とする。
ュームを不要とし、これによって装置のコストを低くし
、しかも、フォトカプラのバラつぎについての制約も少
ない複流検出装置を提供することを目的とする。
本発明の複流検出装置は、又流端子間に複流受信信号を
受【ブ、直流端子間に第１のフォトカプラの発光素子が
接続され、アームの１つに第２のフォ１へカプラの発光
素子が接続されたブリッジ型全波整流回路を備え、上記
第１のフォトカプラを用いて複流受信信号の立上りを検
出し、上記第２のフォトカプラを用いて複流受信信号の
極性を検出することを特徴とする。
受【ブ、直流端子間に第１のフォトカプラの発光素子が
接続され、アームの１つに第２のフォ１へカプラの発光
素子が接続されたブリッジ型全波整流回路を備え、上記
第１のフォトカプラを用いて複流受信信号の立上りを検
出し、上記第２のフォトカプラを用いて複流受信信号の
極性を検出することを特徴とする。
（作用〕
上記のような全波整流回路では、交流端子間に正の電流
が流れ込む時も負の電流が流れ込む時も、直流端子間に
接続された受光素子に流れる電流は同一方向となる。従
って、正の電流の立上りと負の電流の立上りを同一の素
子を用いて検出することができる。このため、正および
負のスライスレベルは自ずから一致し、従来のように正
と負でスライスレベルを一致さゼるためにボリュームを
用いて調整をするという必要がない。また、フォトカプ
ラのバラつきについての制約もなくなる。
が流れ込む時も負の電流が流れ込む時も、直流端子間に
接続された受光素子に流れる電流は同一方向となる。従
って、正の電流の立上りと負の電流の立上りを同一の素
子を用いて検出することができる。このため、正および
負のスライスレベルは自ずから一致し、従来のように正
と負でスライスレベルを一致さゼるためにボリュームを
用いて調整をするという必要がない。また、フォトカプ
ラのバラつきについての制約もなくなる。
電流の極性は第２のフォトカプラによって検出されるの
で、第１のフォトカプラを用いてなされる電流の立上り
の検出の結果と、第２のフォトカプラを用いてなされる
電流の極性の検出の結果とに塞いて、複流受信信号に略
同期した矩形波の信号を得ることができる。
で、第１のフォトカプラを用いてなされる電流の立上り
の検出の結果と、第２のフォトカプラを用いてなされる
電流の極性の検出の結果とに塞いて、複流受信信号に略
同期した矩形波の信号を得ることができる。
第１図は本発明の複流検出回路の一実施例を示したもの
である。図示のようにその複流検出回路は、ブリッジ形
全波整流回路ＳＲを備えている。
である。図示のようにその複流検出回路は、ブリッジ形
全波整流回路ＳＲを備えている。
この整流回路ＳＲは交流端子の一方Ｕが受信電流調整用
のボリュームＶＲを介して線路に接続され、他方の交流
端子Ｖが接地されている。一方、整流回路ＳＲの直流端
子Ｐ、Ｎ間にはフォトカプラＰＣ１の発光素子例えば発
光ダイオードＬＥＤ １が接続され、また発光ダイオー
ドの両端間に抵抗器ｒ１が接続されている。
のボリュームＶＲを介して線路に接続され、他方の交流
端子Ｖが接地されている。一方、整流回路ＳＲの直流端
子Ｐ、Ｎ間にはフォトカプラＰＣ１の発光素子例えば発
光ダイオードＬＥＤ １が接続され、また発光ダイオー
ドの両端間に抵抗器ｒ１が接続されている。
整流回路ＢＲの３つのアームはそれぞれダイオードＤ１
．Ｄ２．Ｄ３で構成され、第４のアームはフォトカブラ
ラＰＣ２の発光素子例えば発光ダイオードＬＥＤ２とそ
れに並列接続された抵抗器ｒ２とによって構成されてい
る。
．Ｄ２．Ｄ３で構成され、第４のアームはフォトカブラ
ラＰＣ２の発光素子例えば発光ダイオードＬＥＤ２とそ
れに並列接続された抵抗器ｒ２とによって構成されてい
る。
図示のように、発光ダイオードＬＥ［）１は、交流端子
Ｕ、Ｖ間に正の電流が流れる時も負の電流が流れる時も
、順方向に電流が流れるように接続されている。一方、
発光ダイオードＬＥＤ２は、交流端子Ｕ、Ｖ間に負の電
流が流れた時にのみ順方向電流が流れるように接続され
ている。
Ｕ、Ｖ間に正の電流が流れる時も負の電流が流れる時も
、順方向に電流が流れるように接続されている。一方、
発光ダイオードＬＥＤ２は、交流端子Ｕ、Ｖ間に負の電
流が流れた時にのみ順方向電流が流れるように接続され
ている。
また発光ダイオードＬＥＤ１．１ＥＤ２の並列抵抗は抵
抗値が ｒｌ ＜ｒ２ となるように定められている。
抗値が ｒｌ ＜ｒ２ となるように定められている。
フォトカブラＰＣ１，ＰＯ２の受光素子例えばフォ１へ
トランジスタＰＴ１．ＰＴ２はコレクタが電源Ｖｃｃ（
−５Ｖ）に接続され、エミッタが抵抗ｒ３．ｒ４を介し
て接地され、該エミッタが比較器Ｃ０Ｍ３．Ｃ０Ｍ４の
正側の入力端子に接続されている。比較器Ｃ０Ｍ３．Ｃ
０Ｍ４の負側の入力端子には、それぞれ抵抗器ｒ５．ｒ
’７：ｒ’６゜ｒ８で構成された分圧回路の出力が入力
されている。
トランジスタＰＴ１．ＰＴ２はコレクタが電源Ｖｃｃ（
−５Ｖ）に接続され、エミッタが抵抗ｒ３．ｒ４を介し
て接地され、該エミッタが比較器Ｃ０Ｍ３．Ｃ０Ｍ４の
正側の入力端子に接続されている。比較器Ｃ０Ｍ３．Ｃ
０Ｍ４の負側の入力端子には、それぞれ抵抗器ｒ５．ｒ
’７：ｒ’６゜ｒ８で構成された分圧回路の出力が入力
されている。
比較器Ｃ０Ｍ３．Ｃ０Ｍ４はそれぞれ正側の入力が負側
の入力より大きくなったときにその出力端子０ＵＴ３，
０ＵＴ４が論理「１」となるものでおる。
の入力より大きくなったときにその出力端子０ＵＴ３，
０ＵＴ４が論理「１」となるものでおる。
発光ダイオードＬＥＤ１に３ｍＡ以上の電流が流れた時
に、比較器Ｃ０Ｍ３の正側の入力が負側の入力より大き
くなるように、比較器ｒ５．ｒ７の抵抗値が定められて
いる。一方、発光ダイオードＬＥＤ２に２ｍＡ以上の電
流が流れた時に、比較器Ｃ０Ｍ４の正側の入力が負側の
入力よりも大きくなるように、抵抗器ｒ５．ｒ８の抵抗
値が定められている。
に、比較器Ｃ０Ｍ３の正側の入力が負側の入力より大き
くなるように、比較器ｒ５．ｒ７の抵抗値が定められて
いる。一方、発光ダイオードＬＥＤ２に２ｍＡ以上の電
流が流れた時に、比較器Ｃ０Ｍ４の正側の入力が負側の
入力よりも大きくなるように、抵抗器ｒ５．ｒ８の抵抗
値が定められている。
比較器Ｃ０Ｍ３．Ｃ０Ｍ４の出力はアンドゲートＡＮＤ
２に入力され、アンドゲートＡＮＤ２の出力はＪ−にフ
リップフロップＦ／Ｆ−１のに入力端子に接続されてい
る。比較器Ｃ０Ｍ４の出力はインバータＮＯＴを介し、
比較器Ｃ０Ｍ３の出力とともに、アンドゲートＡＮＤ１
に入力され、アンドゲートＡＮＤ１の出力はＪ−にフリ
ップフロップＦ／Ｆ−１のＪ入力端子に接続されている
。
２に入力され、アンドゲートＡＮＤ２の出力はＪ−にフ
リップフロップＦ／Ｆ−１のに入力端子に接続されてい
る。比較器Ｃ０Ｍ４の出力はインバータＮＯＴを介し、
比較器Ｃ０Ｍ３の出力とともに、アンドゲートＡＮＤ１
に入力され、アンドゲートＡＮＤ１の出力はＪ−にフリ
ップフロップＦ／Ｆ−１のＪ入力端子に接続されている
。
第４図は第１図の複流検出装置の各部に現われる信号を
示している。この複流検出装置は第４図（ａ＞に示すよ
うな複流受信信号を整形して第４図（ｄ）の矩形波に変
換するためのものである。
示している。この複流検出装置は第４図（ａ＞に示すよ
うな複流受信信号を整形して第４図（ｄ）の矩形波に変
換するためのものである。
交換局側より回線を通じて伝送される複流電流は通常２
０ｍＡ程度である。交流端子Ｕ、■間に正の電流（実線
の矢印で示す）が流れる期間には、ダイオードＤ１、発
光ダイオードＬＥＤ１またはその並列抵抗ｒ１、ダイオ
ードＤ３の経路で電流が流れる。交流端子Ｕ、Ｖ間に負
の電流（破線の矢印で示す）が流れる期間には、ダイオ
ードＤ２、発光ダイオードＬＥＤ１またはその並列抵抗
ｒ１、発光ダイオードＬＥＤ２またはその並列抵抗ｒ２
の経路で電流が流れる。このように正電流のときも、負
電流のときも発光ダイオードＬＥＤ１には順方向に電流
が流れる。従って、フォトカプラＰＣＩおよび比較器Ｃ
０Ｍ３は、受信電流が立上ったこと即ち受信電流の正負
を問わずその大きざが第１の所定のスライスレベルＳＬ
１を超えたことを検出し、その時比較器Ｃ０Ｍ３の出力
は「１」になる（第４図（ｂ））。
０ｍＡ程度である。交流端子Ｕ、■間に正の電流（実線
の矢印で示す）が流れる期間には、ダイオードＤ１、発
光ダイオードＬＥＤ１またはその並列抵抗ｒ１、ダイオ
ードＤ３の経路で電流が流れる。交流端子Ｕ、Ｖ間に負
の電流（破線の矢印で示す）が流れる期間には、ダイオ
ードＤ２、発光ダイオードＬＥＤ１またはその並列抵抗
ｒ１、発光ダイオードＬＥＤ２またはその並列抵抗ｒ２
の経路で電流が流れる。このように正電流のときも、負
電流のときも発光ダイオードＬＥＤ１には順方向に電流
が流れる。従って、フォトカプラＰＣＩおよび比較器Ｃ
０Ｍ３は、受信電流が立上ったこと即ち受信電流の正負
を問わずその大きざが第１の所定のスライスレベルＳＬ
１を超えたことを検出し、その時比較器Ｃ０Ｍ３の出力
は「１」になる（第４図（ｂ））。
一方、発光ダイオードＬＥＤ２には、負電流のときにの
み電流が流れる。従ってフォトカプラＰＣ２および比較
器Ｃ０Ｍ４は、受信電流が負でその大ぎざが第２の所定
のスライスレベルＳＬ２を超えたことを検出し、その時
比較器Ｃ０Ｍ４の出力は「１」となる（第４図（Ｃ））
。
み電流が流れる。従ってフォトカプラＰＣ２および比較
器Ｃ０Ｍ４は、受信電流が負でその大ぎざが第２の所定
のスライスレベルＳＬ２を超えたことを検出し、その時
比較器Ｃ０Ｍ４の出力は「１」となる（第４図（Ｃ））
。
負電流のときに、比較器Ｃ０Ｍ４の出力が比較器Ｃ０Ｍ
３の出力よりも先に「１」となるようにするため第２の
スライスレベルＳＬ２は第１のスライスレベルＳＬ１よ
り小さく定めである。図示の実施例では第１のスライス
レベルＳＬ１が３ｍＡでおるのに対し、第２のスライス
レベルＳＬ２は一２ｍＡで必る。また、発光ダイオード
ＬＥＤ２が発光ダイオードＬＥＤ１よりも先に導通する
のを確実にするため、ｒｌくｒ２となるように並列抵抗
器の抵抗値が定めである。
３の出力よりも先に「１」となるようにするため第２の
スライスレベルＳＬ２は第１のスライスレベルＳＬ１よ
り小さく定めである。図示の実施例では第１のスライス
レベルＳＬ１が３ｍＡでおるのに対し、第２のスライス
レベルＳＬ２は一２ｍＡで必る。また、発光ダイオード
ＬＥＤ２が発光ダイオードＬＥＤ１よりも先に導通する
のを確実にするため、ｒｌくｒ２となるように並列抵抗
器の抵抗値が定めである。
正電流の期間に、電流が増加して、第１のスライスレベ
ルＳＬ１ （３ｍＡ＞を超すと、比較器Ｃ０Ｍ３の出力
０ＵＴ３が高レベルになる。一方、比較器Ｃ０Ｍ４の出
力は低レベルのままでおるので、出力信号０ＵＴ４の反
転信号と出力信号０ＵＴ３の論理積を取るアンドゲート
ＡＮＤ１の出力は「１」になり、一方、信号０ＵＴ４と
信号０ＵＴ３の論理積を取るアンドゲートＡＮＤ２の出
力はｒＯＪになる。従って、フリップフロップＦ／Ｆ−
１の出力ＯＵＴは次のクロックパルスに同期して「１」
になる。
ルＳＬ１ （３ｍＡ＞を超すと、比較器Ｃ０Ｍ３の出力
０ＵＴ３が高レベルになる。一方、比較器Ｃ０Ｍ４の出
力は低レベルのままでおるので、出力信号０ＵＴ４の反
転信号と出力信号０ＵＴ３の論理積を取るアンドゲート
ＡＮＤ１の出力は「１」になり、一方、信号０ＵＴ４と
信号０ＵＴ３の論理積を取るアンドゲートＡＮＤ２の出
力はｒＯＪになる。従って、フリップフロップＦ／Ｆ−
１の出力ＯＵＴは次のクロックパルスに同期して「１」
になる。
負電流の期間において、電流が増加していくと、まず信
号ＯＵ丁４が「１」になり、次いで信号０ＵＴ３が「１
」になる。従って、信号０ＵＴ４と信＠ ＯＵ Ｔ ３
の論理積を取るアンドゲートＡＮＤ２の出力は「１」に
なり、信号０ＵＴ４の反転信号と信号０ＵＴ３にの論理
積を取るアンドグー１−ＡＮＤｌの出力はｒＯＪとなる
。従って、フリップフロップＦ／Ｆ−１の出力０ｔＪＴ
は次のクロックパルスに同期して「Ｏ」になる。
号ＯＵ丁４が「１」になり、次いで信号０ＵＴ３が「１
」になる。従って、信号０ＵＴ４と信＠ ＯＵ Ｔ ３
の論理積を取るアンドゲートＡＮＤ２の出力は「１」に
なり、信号０ＵＴ４の反転信号と信号０ＵＴ３にの論理
積を取るアンドグー１−ＡＮＤｌの出力はｒＯＪとなる
。従って、フリップフロップＦ／Ｆ−１の出力０ｔＪＴ
は次のクロックパルスに同期して「Ｏ」になる。
以上の動作をくり返すことによりフリップフロップＦ／
Ｆ−１の出力側には複流受信信号に略同期した矩形波の
信号を１ｑることかできる。
Ｆ−１の出力側には複流受信信号に略同期した矩形波の
信号を１ｑることかできる。
尚上記の実施例では、第２のフォトカブラの発光素子等
を、負の電流が流れるアームに接続しているが、正の電
流が流れるアームに接続してもよい。
を、負の電流が流れるアームに接続しているが、正の電
流が流れるアームに接続してもよい。
（発明の効果）
以上のように本発明によれば、ブリッジ形整流回路の直
流端子間に、第１のフォトカプラの発光素子を接続する
ことにより、正負いずれの電流も同一の発光素子を流れ
るようにしておき、該フォトカプラの出力に基き、上記
複流受信信号の立上りを検出している。従って、立上り
の検出のためのスライスレベルが正負で自ずから一致し
、従来のように正負のスライスレベルを同一にするため
の調整用ボリューム（第２図のＶＲｌ、ＶＲ２＞を用い
る必要がなくなり、装置のコストを下げることができる
。また、フォトカプラのバラつきについての制約も少な
くなる。
流端子間に、第１のフォトカプラの発光素子を接続する
ことにより、正負いずれの電流も同一の発光素子を流れ
るようにしておき、該フォトカプラの出力に基き、上記
複流受信信号の立上りを検出している。従って、立上り
の検出のためのスライスレベルが正負で自ずから一致し
、従来のように正負のスライスレベルを同一にするため
の調整用ボリューム（第２図のＶＲｌ、ＶＲ２＞を用い
る必要がなくなり、装置のコストを下げることができる
。また、フォトカプラのバラつきについての制約も少な
くなる。
第１図は本発明の複流検出装置の一実施例を示す回路図
、 第２図は従来の複流検出装置を示す回路図、第３図（ａ
）〜（ｄ）は第２図の装置の動作を示すタイムチャー１
〜、 第４図（ａ）〜（ｄ）は第１図の装置の動作を示すタイ
ムチャートで必る。 ＢＲ・・・ブリッジ形整流回路、ＰＣｌ、ＰＯ２・・・
フォトカプラ、ＬＥＤｌ、ＬＥＤ２・・・発光ダイオー
ド、ＰＴｌ、ＰＴ２・・・フォト１〜ランジスタ、Ｃ０
Ｍ３．Ｃ０Ｍ４・・・比較器、Ｎｏ下・・・インバータ
、ＡＮＤｌ、ＡＮＤ２・・・アンドグー１〜、Ｆ／Ｆ−
１・・・フリップフロップ。 特許出願人 沖電気工業株式会社 １契二ヴノ 第２ＦＡｎｉ１０８部の信号大形 茶３ 図 ａ ｆ Ｆ４０＊Ｌｏ ８ｎｒ＞ イｓ＝ン反？。 蔓４ 図 手続ネ１ｎ正書（方式〉 昭和６１年 特許願 第１９１７０３号２ 発明の名称 複流検出装問 ８ 補正の内容 （１） 明細書第１２頁第７行の「（ａ）〜（ｄ）」
を削除する。 （２） 同第１２頁第９行の「（ａ）〜（ｄ）」を削
除する。
、 第２図は従来の複流検出装置を示す回路図、第３図（ａ
）〜（ｄ）は第２図の装置の動作を示すタイムチャー１
〜、 第４図（ａ）〜（ｄ）は第１図の装置の動作を示すタイ
ムチャートで必る。 ＢＲ・・・ブリッジ形整流回路、ＰＣｌ、ＰＯ２・・・
フォトカプラ、ＬＥＤｌ、ＬＥＤ２・・・発光ダイオー
ド、ＰＴｌ、ＰＴ２・・・フォト１〜ランジスタ、Ｃ０
Ｍ３．Ｃ０Ｍ４・・・比較器、Ｎｏ下・・・インバータ
、ＡＮＤｌ、ＡＮＤ２・・・アンドグー１〜、Ｆ／Ｆ−
１・・・フリップフロップ。 特許出願人 沖電気工業株式会社 １契二ヴノ 第２ＦＡｎｉ１０８部の信号大形 茶３ 図 ａ ｆ Ｆ４０＊Ｌｏ ８ｎｒ＞ イｓ＝ン反？。 蔓４ 図 手続ネ１ｎ正書（方式〉 昭和６１年 特許願 第１９１７０３号２ 発明の名称 複流検出装問 ８ 補正の内容 （１） 明細書第１２頁第７行の「（ａ）〜（ｄ）」
を削除する。 （２） 同第１２頁第９行の「（ａ）〜（ｄ）」を削
除する。
Claims (1)
- 【特許請求の範囲】 １、複流受信信号を受けてこれに略同位相の矩形波信号
を発生する複流検出装置において、交流端子間に前記複
流受信信号を受け、直流端子間に第１のフォトカプラの
発光素子が接続され、アームの１つに第２のフォトカプ
ラの発光素子が接続されたブリッジ型全波整流回路と、 前記第１のフォトカプラの出力に基いて、前記複流受信
信号が立上がったことを示す第１の信号を発生する手段
と、 前記第２のフォトカプラの出力に基いて、前記複流受信
信号の極性を示す第２の信号を発生する手段と、 フリップフロップと、 前記第１および第２の信号に基いて前記フリップフロッ
プを制御し前記フリップフロップの出力側に前記矩形波
信号を発生させる回路と を備えた複流検出装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191703A JPS6348035A (ja) | 1986-08-18 | 1986-08-18 | 複流検出装置 |
| US07/082,314 US4774717A (en) | 1986-08-18 | 1987-08-06 | Double-current detector |
| GB8718762A GB2194698B (en) | 1986-08-18 | 1987-08-07 | Double-current detector |
| KR1019870008848A KR910004408B1 (ko) | 1986-08-18 | 1987-08-12 | 복류검출장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191703A JPS6348035A (ja) | 1986-08-18 | 1986-08-18 | 複流検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6348035A true JPS6348035A (ja) | 1988-02-29 |
| JPH0443459B2 JPH0443459B2 (ja) | 1992-07-16 |
Family
ID=16279072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61191703A Granted JPS6348035A (ja) | 1986-08-18 | 1986-08-18 | 複流検出装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4774717A (ja) |
| JP (1) | JPS6348035A (ja) |
| KR (1) | KR910004408B1 (ja) |
| GB (1) | GB2194698B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1003309A3 (de) * | 1998-11-19 | 2003-09-17 | Firma Lingg & Janke OHG | Vorrichtung zur Ankopplung an einen Bus ohne polaritätsfehler |
| US8373627B1 (en) * | 2003-07-31 | 2013-02-12 | Wavefront Research, Inc. | Low power optical interconnect driver circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3535556A (en) * | 1967-09-18 | 1970-10-20 | Bunker Ramo | Scr sweep generator |
| US3723765A (en) * | 1971-05-25 | 1973-03-27 | Bendix Corp | Linear frequency detector for analog to digital converter |
| US4012702A (en) * | 1975-12-22 | 1977-03-15 | Gte Automatic Electric Laboratories Incorporated | Chime generating circuit |
| JPS5299808A (en) * | 1976-02-16 | 1977-08-22 | Roland Corp | Fundamental wave selector circuit |
| JPS58202603A (ja) * | 1982-04-28 | 1983-11-25 | Toko Inc | 両波検波回路 |
| US4507571A (en) * | 1982-09-29 | 1985-03-26 | Allen-Bradley Company | Optically coupled input circuit for digital control |
| US4672642A (en) * | 1985-07-30 | 1987-06-09 | Rca Corporation | Circuit for generating a clock signal at an AC line frequency |
-
1986
- 1986-08-18 JP JP61191703A patent/JPS6348035A/ja active Granted
-
1987
- 1987-08-06 US US07/082,314 patent/US4774717A/en not_active Expired - Lifetime
- 1987-08-07 GB GB8718762A patent/GB2194698B/en not_active Expired - Lifetime
- 1987-08-12 KR KR1019870008848A patent/KR910004408B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US4774717A (en) | 1988-09-27 |
| JPH0443459B2 (ja) | 1992-07-16 |
| KR880003496A (ko) | 1988-05-17 |
| KR910004408B1 (ko) | 1991-06-27 |
| GB2194698B (en) | 1990-10-31 |
| GB2194698A (en) | 1988-03-09 |
| GB8718762D0 (en) | 1987-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11575305B2 (en) | Interface for passing control information over an isolation channel | |
| CN202854225U (zh) | 一种正弦交流电电压过零检测电路 | |
| GB2035016A (en) | Process for transferring information and system for carring out the process | |
| JPS5843177A (ja) | 出力駆動段によつて制御される消費機器のための電流調節回路 | |
| US11539559B2 (en) | Demodulator for an isolation communication channel for dual communication | |
| US20220116249A1 (en) | Transmitter for dual communication over an isolation channel | |
| JPH03217904A (ja) | 入力モジュール | |
| JPS6348035A (ja) | 複流検出装置 | |
| GB2103042A (en) | Electronic control circuit for a bistable relay | |
| US4677537A (en) | Converter device | |
| KR860000985B1 (ko) | 시리얼 신호 전송장치 | |
| JPS61224721A (ja) | ゼロクロス信号出力装置 | |
| CN207528808U (zh) | 一种食物料理机的过零检测电路及过零检测系统 | |
| JPS5928671A (ja) | 電圧低下検出回路 | |
| JP2513509Y2 (ja) | インバ―タの出力電圧検出回路 | |
| JPS617712A (ja) | 交流信号伝送装置 | |
| JPH09145751A (ja) | 停電検出回路 | |
| CN111707880A (zh) | 一种相位检测方法及检测系统 | |
| SU1185256A1 (ru) | Преобразователь посто нного напр жени | |
| SU1141533A1 (ru) | Стабилизированный преобразователь посто нного напр жени | |
| SU1203671A1 (ru) | Устройство дл управлени мостовым инвертором с широтно-импульсной модул цией кривой выходного напр жени | |
| JP2507233Y2 (ja) | 供給電力自動調節回路 | |
| SU1413707A1 (ru) | Оптоэлектронный преобразователь | |
| JPS62299135A (ja) | 回線切替方式 | |
| JPS5958363A (ja) | 電圧値判別変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |