JPS634718B2 - - Google Patents
Info
- Publication number
- JPS634718B2 JPS634718B2 JP56099355A JP9935581A JPS634718B2 JP S634718 B2 JPS634718 B2 JP S634718B2 JP 56099355 A JP56099355 A JP 56099355A JP 9935581 A JP9935581 A JP 9935581A JP S634718 B2 JPS634718 B2 JP S634718B2
- Authority
- JP
- Japan
- Prior art keywords
- hall
- terminal
- control current
- operational amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
Landscapes
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
この発明は複数個のホール素子を用いてそれら
のホール出力電圧の和または差を求める装置に関
する。
のホール出力電圧の和または差を求める装置に関
する。
従来、複数個のホール素子を接続する場合の構
成法として第１図に示すものが知られている。即
ちホール素子１1，１2のそれぞれ一方の制御電流
端子１1a，１2aには共通電源３をもつ定電流源２
１，２2を接続し、残りの制御電流端子１1b，１2b
を接地し、ホール出力端子１1c，１2d間を抵抗４
を介して接続して、残りのホール出力端子１1d，
１2c間にホール出力電圧VHを得るようになつて
いる。
成法として第１図に示すものが知られている。即
ちホール素子１1，１2のそれぞれ一方の制御電流
端子１1a，１2aには共通電源３をもつ定電流源２
１，２2を接続し、残りの制御電流端子１1b，１2b
を接地し、ホール出力端子１1c，１2d間を抵抗４
を介して接続して、残りのホール出力端子１1d，
１2c間にホール出力電圧VHを得るようになつて
いる。
しかしながらこの構成では、ホール出力端子１
1c，１2dの電位が等しい場合には抵抗１４に電流
が流れないが、そうでない場合には抵抗１４に電
流が流れる結果、測定誤差を生じる。
1c，１2dの電位が等しい場合には抵抗１４に電流
が流れないが、そうでない場合には抵抗１４に電
流が流れる結果、測定誤差を生じる。
これに対し第２図に示すように、ホール素子１
１，１2毎にそれぞれ独立に電源３1，３2を用意し
てホール出力端子１1cと１2d間を直結することも
考えられる。しかしこのようにホール素子毎に電
気的に分離された電源を用意することは、構成が
複雑になり、不経済である。またこの構成では雑
音の影響も受け易い。
１，１2毎にそれぞれ独立に電源３1，３2を用意し
てホール出力端子１1cと１2d間を直結することも
考えられる。しかしこのようにホール素子毎に電
気的に分離された電源を用意することは、構成が
複雑になり、不経済である。またこの構成では雑
音の影響も受け易い。
この発明は上記の点に鑑みなされたもので、複
数個のホール素子を分離した電源を用いることな
く直結して、ホール出力電圧の和または差を高精
度に測定し得るようにしたホール素子装置を提供
するものである。
数個のホール素子を分離した電源を用いることな
く直結して、ホール出力電圧の和または差を高精
度に測定し得るようにしたホール素子装置を提供
するものである。
この発明においては、複数個のホール素子に対
して共通の基準電位端をもつ制御電流源を接続す
る。そして直結するホール素子のうち第１のホー
ル素子の前記制御電流電源と反対側の制御電流端
子は基準抵抗を介して前記基準電位端に接続する
と共に、高利得かつ高入力インピーダンスの演算
増幅器の反転入力端子に接続する。一方この演算
増幅器の非反転入力端子には基準電圧源を接続す
る。ここで基準電圧源と前記基準抵抗の関係は、
例えば第１のホール素子に供給した制御電流がそ
のまま基準抵抗に流れたときにその基準抵抗によ
る電位降下が基準電圧源と等しくなるように選ば
れる。そして前記演算増幅器の出力端子を第２の
ホール素子の前記制御電流電源と反対側の制御電
流端子に接続し、第１、第２のホール素子の一方
のホール出力端子同志を直結して残りのホール出
力端子に出力を得るように構成する。
して共通の基準電位端をもつ制御電流源を接続す
る。そして直結するホール素子のうち第１のホー
ル素子の前記制御電流電源と反対側の制御電流端
子は基準抵抗を介して前記基準電位端に接続する
と共に、高利得かつ高入力インピーダンスの演算
増幅器の反転入力端子に接続する。一方この演算
増幅器の非反転入力端子には基準電圧源を接続す
る。ここで基準電圧源と前記基準抵抗の関係は、
例えば第１のホール素子に供給した制御電流がそ
のまま基準抵抗に流れたときにその基準抵抗によ
る電位降下が基準電圧源と等しくなるように選ば
れる。そして前記演算増幅器の出力端子を第２の
ホール素子の前記制御電流電源と反対側の制御電
流端子に接続し、第１、第２のホール素子の一方
のホール出力端子同志を直結して残りのホール出
力端子に出力を得るように構成する。
この発明によれば、第１、第２のホール素子の
直結したホール出力端子間で電流の流入、流出が
あると基準抵抗の端子電圧が変動するが、この変
動分は演算増幅器―第２のホール素子―第１のホ
ール素子からなる負帰還ループで補償される。従
つて第１、第２のホール素子を直結し、しかもこ
れらに共通電源を用いているにも拘らず、第１、
第２のホール素子間で電流の流入、流出はなく、
ホール出力電圧の和または差を高精度に測定する
ことができる。またホール素子毎に独立した電源
を用いる方法に比べて安価になり、更に雑音にも
強くなる。
直結したホール出力端子間で電流の流入、流出が
あると基準抵抗の端子電圧が変動するが、この変
動分は演算増幅器―第２のホール素子―第１のホ
ール素子からなる負帰還ループで補償される。従
つて第１、第２のホール素子を直結し、しかもこ
れらに共通電源を用いているにも拘らず、第１、
第２のホール素子間で電流の流入、流出はなく、
ホール出力電圧の和または差を高精度に測定する
ことができる。またホール素子毎に独立した電源
を用いる方法に比べて安価になり、更に雑音にも
強くなる。
２個のホール素子を用いた場合のこの発明の実
施例を第３図に示す。なお第１図と対応する部分
には第１図と同一符号を付してある。共通電源３
を用いた定電流源２1，２2をそれぞれ第１、第２
のホール素子１1，１2の制御電流端子１1a，１2a
に接続することは第１図と同じである。第１のホ
ール素子１1の制御電流端子１1bは基準抵抗５を
介して接地すると共に演算増幅器６の反転入力端
子に接続する。この演算増幅器６の非反転入力端
子には基準電圧源７を接続し、その出力端子を第
２のホール素子１2の制御電流端子１2bに接続す
る。そして第１、第２のホール素子１1，１2の一
方のホール出力端子１1c，１2d間を直結し、残り
のホール出力端子１1d，１2cからホール出力電圧
VHを得るようにする。
施例を第３図に示す。なお第１図と対応する部分
には第１図と同一符号を付してある。共通電源３
を用いた定電流源２1，２2をそれぞれ第１、第２
のホール素子１1，１2の制御電流端子１1a，１2a
に接続することは第１図と同じである。第１のホ
ール素子１1の制御電流端子１1bは基準抵抗５を
介して接地すると共に演算増幅器６の反転入力端
子に接続する。この演算増幅器６の非反転入力端
子には基準電圧源７を接続し、その出力端子を第
２のホール素子１2の制御電流端子１2bに接続す
る。そして第１、第２のホール素子１1，１2の一
方のホール出力端子１1c，１2d間を直結し、残り
のホール出力端子１1d，１2cからホール出力電圧
VHを得るようにする。
いま例えば、第１のホール素子１1に対して定
電流源２1から供給される制御電流を1mA、基準
抵抗５の抵抗値を1KΩ、基準電圧源７の電圧値
を1Vとする。演算増幅器６の出力は第２のホー
ル素子１2および第１のホール素子１1を介して反
転入力端子に負帰還されているから、反転入力端
子の電圧は1V、即ち非反転入力端子の電圧と常
に等しくなるように動作する。つまり基準抵抗５
に流れる電流は1mAに維持される。これは、第
１のホール素子１1の一方の制御電流端子１1aか
ら供給された制御電流がそのまま他方の制御電流
端子１1bから流出すること、換言すれば、第２の
ホール素子１2に流れる制御電流の大小に拘らず、
第１、第２のホール素子１1，１2の直結したホー
ル出力端子１1c，１2dからの電流の流入、流出は
ないことを意味する。
電流源２1から供給される制御電流を1mA、基準
抵抗５の抵抗値を1KΩ、基準電圧源７の電圧値
を1Vとする。演算増幅器６の出力は第２のホー
ル素子１2および第１のホール素子１1を介して反
転入力端子に負帰還されているから、反転入力端
子の電圧は1V、即ち非反転入力端子の電圧と常
に等しくなるように動作する。つまり基準抵抗５
に流れる電流は1mAに維持される。これは、第
１のホール素子１1の一方の制御電流端子１1aか
ら供給された制御電流がそのまま他方の制御電流
端子１1bから流出すること、換言すれば、第２の
ホール素子１2に流れる制御電流の大小に拘らず、
第１、第２のホール素子１1，１2の直結したホー
ル出力端子１1c，１2dからの電流の流入、流出は
ないことを意味する。
従つてこの実施例によれば、第１、第２のホー
ル素子１1，１2を直結してこれらに共通電源を用
いて制御電流を供給しているにも拘らず、所定の
磁場を印加したときに第１、第２のホール素子１
１，１2の各ホール出力電圧VH1，VH2の和または差
のホール出力電圧VHを高精度に取出すことがで
きる。また電気的に独立した電源を要しないた
め、装置全体が小型かつ安価になり、雑音にも強
くなる。更に直結するホール出力端子が同電位に
保たれるため、両者の不平衡電圧が等しくなるよ
うに制御電流を調整することにより不平衡電圧も
補償される。
ル素子１1，１2を直結してこれらに共通電源を用
いて制御電流を供給しているにも拘らず、所定の
磁場を印加したときに第１、第２のホール素子１
１，１2の各ホール出力電圧VH1，VH2の和または差
のホール出力電圧VHを高精度に取出すことがで
きる。また電気的に独立した電源を要しないた
め、装置全体が小型かつ安価になり、雑音にも強
くなる。更に直結するホール出力端子が同電位に
保たれるため、両者の不平衡電圧が等しくなるよ
うに制御電流を調整することにより不平衡電圧も
補償される。
第４図は第３図の定電流源２1，２2および基準
電圧源７の部分を具体化した例を示している。定
電流源２1を構成するトランジスタ８1′と抵抗９
1′および基準抵抗５′に対してそれぞれ対をなす
トランジスタ８1と抵抗９1および抵抗５を鎖線で
囲んだように一体的に形成して、基準電圧源７を
構成することにより、基準電圧源７の電圧と基準
抵抗５の端子電圧の一致が容易にとれる。また第
１、第２のホール素子の不平衡電圧をそれぞれ
VO1，VO1としたとき、制御電流源２2を構成する
抵抗９2によりその制御電流値を調整することに
より、VO1＝VO2の条件を満たして不平衡電圧の
補償を容易に行うことができる。
電圧源７の部分を具体化した例を示している。定
電流源２1を構成するトランジスタ８1′と抵抗９
1′および基準抵抗５′に対してそれぞれ対をなす
トランジスタ８1と抵抗９1および抵抗５を鎖線で
囲んだように一体的に形成して、基準電圧源７を
構成することにより、基準電圧源７の電圧と基準
抵抗５の端子電圧の一致が容易にとれる。また第
１、第２のホール素子の不平衡電圧をそれぞれ
VO1，VO1としたとき、制御電流源２2を構成する
抵抗９2によりその制御電流値を調整することに
より、VO1＝VO2の条件を満たして不平衡電圧の
補償を容易に行うことができる。
以上述べたようにこの発明によれば、複数のホ
ール素子を分離した電源を用いることなく直結し
てホール出力電圧の和または差を高精度に取出す
ことができ、構成が簡単かつ安価で雑音に強いホ
ール素子装置を実現できる。
ール素子を分離した電源を用いることなく直結し
てホール出力電圧の和または差を高精度に取出す
ことができ、構成が簡単かつ安価で雑音に強いホ
ール素子装置を実現できる。
第１図および第２図は従来のホール素子の結合
法を示す図、第３図はこの発明の一実施例の構成
を示す図、第４図は第３図をより具体化した例の
構成を示す図である。 １1…第１のホール素子、１2…第２のホール素
子、１1a，１1b，１2a，１2b…制御電流端子、１
1c，１1d，１2c，１2d…ホール出力端子、２1，
２2…定電流源、３…共通電源、５…基準抵抗、
６…演算増幅器、７…基準電圧源。
法を示す図、第３図はこの発明の一実施例の構成
を示す図、第４図は第３図をより具体化した例の
構成を示す図である。 １1…第１のホール素子、１2…第２のホール素
子、１1a，１1b，１2a，１2b…制御電流端子、１
1c，１1d，１2c，１2d…ホール出力端子、２1，
２2…定電流源、３…共通電源、５…基準抵抗、
６…演算増幅器、７…基準電圧源。
Claims (1)
- １ 共通の基準電位端をもつ制御電流電源が接続
された少くとも２個のホール素子を用いてホール
出力電圧の和または差を求める装置において、第
１のホール素子の前記制御電流電源と反対側の制
御電流端子を基準抵抗を介して前記基準電位端に
接続すると共に演算増幅器の反転入力端子に接続
し、前記演算増幅器の非反転入力端子には基準電
圧源を接続し、前記演算増幅器の出力端子を第２
のホール素子の前記制御電流電源と反対側の制御
電流端子に接続し、第１、第２のホール素子の一
方のホール出力端子同志を直結して残りのホール
出力端子からホール出力電圧を得るように構成し
たことを特徴とするホール素子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099355A JPS582085A (ja) | 1981-06-26 | 1981-06-26 | ホ−ル素子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099355A JPS582085A (ja) | 1981-06-26 | 1981-06-26 | ホ−ル素子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS582085A JPS582085A (ja) | 1983-01-07 |
| JPS634718B2 true JPS634718B2 (ja) | 1988-01-30 |
Family
ID=14245284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56099355A Granted JPS582085A (ja) | 1981-06-26 | 1981-06-26 | ホ−ル素子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582085A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194885A (ja) * | 1985-02-25 | 1986-08-29 | Seiko Instr & Electronics Ltd | 磁気センサ |
| JPS62206889A (ja) * | 1986-03-07 | 1987-09-11 | Seiko Instr & Electronics Ltd | 磁気センサ |
| JPS6369285A (ja) * | 1986-09-10 | 1988-03-29 | Sharp Corp | 感磁性半導体装置 |
| JP2014006061A (ja) * | 2012-06-21 | 2014-01-16 | Asahi Kasei Electronics Co Ltd | センサ駆動回路 |
-
1981
- 1981-06-26 JP JP56099355A patent/JPS582085A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS582085A (ja) | 1983-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621259B2 (en) | Current sense amplifier and method | |
| JPS634717B2 (ja) | ||
| JPH06222849A (ja) | 抵抗回路ブロック及び基準電流発生器 | |
| US4841229A (en) | Method of and circuit for ohmmeter calibration | |
| US4109196A (en) | Resistance measuring circuit | |
| US20170115329A1 (en) | Scalable average current sensor system | |
| US4659997A (en) | Differential voltage measuring circuit | |
| US5554927A (en) | Electrical quantity measurement device | |
| US6137273A (en) | Circuit for supplying a high precision current to an external element | |
| JPS634718B2 (ja) | ||
| CA1215139A (en) | Frequency to current converter circuit | |
| US4899064A (en) | Absolute value differential amplifier | |
| US3962631A (en) | Circuit for determining a measure value of a rectified a-c voltage | |
| US4490686A (en) | Differential amplifier with common mode rejection means | |
| JPH0670799B2 (ja) | 温度補償対数回路 | |
| JP2000155139A (ja) | 電流検出装置 | |
| JPH07229928A (ja) | 電流検出装置 | |
| JPH08320346A (ja) | 電気量測定装置 | |
| JPH05312613A (ja) | センサ装置 | |
| JPH0399308A (ja) | 定電流回路 | |
| JPH077047B2 (ja) | 磁気検出装置 | |
| JPH0749600Y2 (ja) | ２線式伝送器 | |
| SU718804A1 (ru) | Устройство дл измерени сопротивлени резисторов образующих замкнутую цепь | |
| JPH025422Y2 (ja) | ||
| JPH089776Y2 (ja) | 電圧発生装置 |