JPS634654A

JPS634654A - 半導体装置用ソケツト

Info

Publication number: JPS634654A
Application number: JP14690586A
Authority: JP
Inventors: Toshiyuki Iimura; 飯村　敏行
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-06-25
Filing date: 1986-06-25
Publication date: 1988-01-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体装置用ソケットに係り、特に、半導体
装置の信頼性を向上することができる技術に適用して有
効な技術に関するものである。

〔従来の技術〕

半導体装置用ソケットの一つである例えばゼロインサー
ション型コネクタは、上部コネクタ部材と下部コネクタ
部材からなり上部コネクタ部材を下部コネクタ部材に対
して前後方向に移動させて。

半導体装置のリードピンを挿入し、その後、前記上部コ
ネクタ部材を後方向又は前方向に移動して、半導体装置
のリードピンとコネクタのリードピンのソケットを電気
的に接続固定するものである。

前記ゼロインサーション型コネクタは１日経マグロウヒ
ル社、１９８４．６．１１発行の、日経エレクトロニク
ス別冊マイクロデバイセス、Ｐ２０６に記載されている
。

前記ゼロインサーション型コネクタに搭載されるマイク
ロコンピュータ、ゲートアレイ等の論理用、ＲＡＭ、Ｒ
ＯＭ等の記憶用半導体集積回路装置には、出力段回路（
データ出力バッファ回路）が設けられている６つまり、
半導体集積回路装置の出力信号は、内部回路から出力段
回路を通して外部端子（ボンディングバット）に伝達さ
れ、そこからゼロインサーション型コネクタを介して外
部測定装置に出力される。

前記ゼロインサーション型コネクタに搭載された半導体
装置に出力信号を伝達する出力段回路は。

例えば、第８図に示すように、ＰチャネルＭＩＳＦＥＴ
とｎチャネルＭ　Ｉ　Ｓ　ＦＥＴとの相補型ＭＩＳＦＥ
Ｔ（以下、ＣＭＯ８という）で構成されている。このＣ
ＭＯ９は、それぞれのゲート（Ｇ）電極が内部回路に接
続され、それぞれのドレイン（Ｄ）領域が外部端子に接
続されている。ＰチャネルＭＩＳＦＥＴのソース（Ｓ）
領域には、電源電圧（Ｖｃｃ）用配線１例えば、回路の
動作電圧５［ｖ］が接続されている。ｎチャネルＭＩＳ
ＦＥＴのソース（Ｓ）領域には、基準電圧（Ｖｓｓ）用
配線１例えば、回路の接地電圧０［ｖ］が接続されてい
る。半導体集積回路装置内部の電源電圧用配線、基準電
圧用配線、外部端子用配線のそれぞれは、インピーダン
ス（２１〜ＺＳ）を小さくするため、アルミニウム膜等
で構成されている。

〔発明が解決しようとする問題点〕

しかしながら、かかる技術における検討の結果。

次のような問題点が生じることを見出した。

前記ゼロインサーション型コネクタに搭載される半導体
集積回路装置は、高集積化によって論理数又は記憶数が
著しく増大する傾向にあり、併せて出力段回路数が増大
する傾向にある。このため。

複数の出力段回路が同時に動作、すなわち、ハイレベル
の出力信号からロウレベルの出力信号に動作した場合、
前記外部端子用配線の負荷容量（Ｃ）の放電電流による
大きな過渡電流により、半導体集積回路装置内部の基準
電圧用配線のインピーダンス（Ｚ、）及び前記ゼロイン
サーション型コネクタから外部測定装置のグランド（Ｇ
　Ｎ　Ｄ）までのインピーダンス（ｚ４）によって前記
グランド（ＧＮＤ）に電位変動（ノイズ）が生じる。そ
して。

基準電圧用配線は出力段回路と入力段回路とで共通に構
成されており、前記基準電圧用配線のインピーダンス（
２＋）及び前記ゼロインサーション型コネクタから外部
測定装置のグランド（Ｇ　Ｎ　Ｄ）までのインピーダン
ス（Ｚ４）が大きいと、入力段回路に接続される半導体
集積回路装置内部の基準電圧用配線の電位は、大きく変
動してしまう。

この入力段回路に接続される基準電圧用配線の大きな電
位変動は、前記電源電圧用配線に接続された回路の動作
電圧５［ｖ］との電位差を小さくしてしまうので、入力
段回路に誤動作を生じさせる。

このため、半導体集積回路装置の電気的信頼性が低下す
る。

本発明の目的は、半導体装置を搭載する半導体用ソケッ
トにおいて、前記半導体装置の電気的信頼性を向上する
ことが可能な技術を提供することにある。

本発明の他の目的は、半導体装置を搭載する半導体装置
用ソケットにおいて、半導体装置の出力段回路に接続さ
れる半導体装置用ソケットの回路接地電位あるいは回路
動作電位の変動による入力段回路の誤動作を防止するこ
とが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち１代表的なものの概
要を説明すれば、下記のとおりである。

すなわち、半導体装置用ソケットにおいて、該ソケット
の表面の一部又は内部に回路接地電位あるいは回路動作
電位領域を設け、該回路接地電位あるいは回路動作電位
領域にリード線を電気的に接続した半導体装置用ソケッ
トである。

〔作　用〕

前記した手段によれば、ソケットの表面の一部又は内部
に回路接地電位あるいは回路動作電位領域を設け、該回
路接地電位あるいは回路動作電位領域にリード線を電気
的に接続したことにより。

半導体装置の出力段回路に接続される回路接地電位ある
いは回路動作電位用リードのインピーダンスを低減する
ので、半導体装置の電気的信頼性を向上することができ
、かつ、前記電位の変動による入力段回路の誤動作を防
止することができる。

以下、本発明を一実施例とともに説明する。

なお、全図において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。

〔実施例■〕

第１図乃至第３図は１本発明の半導体装置用ソケットを
ゼロインサーション型コネクタに適用した実施例Ｉの半
導体装置用ソケットを説明するための図であり。

第１図は、ゼロインサーション型コネクタの概略構成を
示す斜視図。

第２図は、第１図に示す下部コネクタ部材の斜視図。

第３図は、第１図に示す■−■切断線で切った断面図で
ある。

本実施例Ｉのゼロインサーション型コネクタは。

第１図に示すように、絶縁体の下部コネクタ部材１の上
に摺動自在に絶縁体の上部コネクタ部材２が取り付いて
いる。そして、前記上部コネクタ部材２を前後方向に、
移動させるレバー部材３が取り付けられている。

なお、第１図において、４はゼロインサーション型コネ
クタに実装されたピン・グリッド・アレイ（ＰＧＡ）型
の半導体装置である。

前記上部コネクタ部材２は、第１図に示すように、半導
体装置４を実装するためリードピン挿入用の挿入穴２Ａ
が複数個、例えば数十〜数百個。

設けられている。また、上部コネクタ部材２の中央部に
は、上部コネクタ部材２を前記下部コネクタ部材１に摺
動自在に取り付けるための摺動部材に示すように、前記
下部コネクタ部材ｌは、回路接地電位あるいは回路動作
電位用の導電層５を上下表面に設けられている。この上
下表面に設けられた導１！Ｍ５は、網状のリード線６と
電気的に接続されている。この網状のリード線６は、外
部装置の回路接地電位あるいは回路動作電位用線に接続
される。

また、下部コネクタ部材１は、前記上部コネクタ部材２
の挿入穴２Ａと同じ位置に半導体装置４を実装する係合
穴ＩＡが前記挿入穴２Ａと同じ数だけ設けられ、その係
合穴ＩＡの周辺をリング状の絶縁体フが設けられている
。そして、下部コネクタ部材１の下面には、ゼロインサ
ーション型コネクタの電気信号用のリードＩＢ及び回路
接地電位あるいは回路動作電位用のリードＩＣが設けら
れる。

また、第３図に示すように、前記リードＩＢは。

前記半導体装置４の電気信号用のリード４Ａと電気的に
接続され、前記リードＩＣは、半導体装置４の回路接地
電位あるいは回路動作電位用のリード４Ｂと電気的に接
続される。

また、前記リードＩＣは、半田８により、前記導電層５
と電気的に接続される。

以上の説明かられかるように、この実施例Ｉによれば、
前記ゼロインサーション型コネクタの下部コネクタ部材
ｌの上下表面に回路接地電位あるいは回路動作電位用の
導電層５を設け、該回路接地電位あるいは回路動作電位
用の導電層５にり一ド［６を電気的に接続したことによ
り、半導体装１４の回路接地電位あるいは回路動作電位
用のリード４Ｂに接続される回路接地電位あるいは回路
動作電位用のリードＩＣのインピーダンスを低減するの
で、電位変動による入力段回路の誤動作を防止すること
ができる。これにより、半導体装置４の電気的信頼性を
向上することができる。

〔実施例■〕

第４図は、本実施例Ｈの半導体装置用ソケット（ゼロイ
ンサーション型コネクタ）の下部コネクタ部材の概略構
成を示す斜視図である。

本実施例Ｈの半導体装置用ソケットは、前記実施例１の
下部コネクタ部材１に設けられた導電届５を下部コネク
タ部材１の側面部に設けたものである。このようにする
ことにより、前記実施例■のようにリング状の絶縁体を
いちいち設けることの必要がなく、前記実施例■と同様
の効果を奏することができる。

〔実施例■〕

第５図は１本実施例■の半導体装置用ソケット（ゼロイ
ンサーション型コネクタ）の下部コネクタ部材の概略構
成を示す斜視図である。

本実施例■の半導体装置用ソケットは、前記実施例■の
下部コネクタ部材１に設けられた導ｆｌ！ｙｓ５及び前
記実施例Ｈの側面部に設けられた導電層５を一体にして
導電層９を構成したものである。

このようにすることにより１回路接地型位あるいは回路
動作電位用のリードＩＣのインピーダンスを一層低減す
るので、電位変動による入力段回路の誤動作を確実に防
止することができる。

〔実施例■〕

第６図は１本実施例■の半導体装置用ソケット（ゼロイ
ンサーション型コネクタ）の下部コネクタ部材の概略構
成を示す斜視図である。

本実施例■の半導体装置用ソケットは、前記実施例Ｉの
下部コネクタ部材１を導電体の下部コネクタ部材１０と
して、半導体装置４のリードＩＡ。

ＩＢのコンタクト部分のみリング状の絶縁体１１を設け
たものである。このようにすることにより。

回路接地電位あるいは回路動作電位用のリードＩＣのイ
ンピーダンスを一層低減するので、電位変動による入力
段回路の誤動作を確実に防止することができる。

〔実施例■〕

第７図は１本実施例■の半導体装置用ソケット（ゼロイ
ンサーション型コネクタ）の下部コネクタ部材の概略構
成を示す斜視図である。

本実施例Ｖの半導体袋口用ソケットは、前記実施例Ｉの
下部コネクタ部材１を多層配線技術により、絶縁層１２
を介して導Ｗ１膜１３を複数Ｐ！Ｊ設け、この導電膜１
３をスルーホール等により電気的に接続して多層配線型
の下部コネクタ部材１４を構成したものである。このよ
うにすることにより。

以上１本発明を実施例にもとずき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変形可能であること
はいうまでもない。

例えば、前記実施例では１本発明をピン・グリッド・ア
レイ（ＰＧＡ）ワイヤボンディング型の半導体装置を搭
載するゼロインサーション型コネクタに適用した例で説
明したが１本発明は、プラスチック・リープイド・チッ
プ・キャリア型の半導体装置を搭載する半導体装置用ソ
ケットにも適用できることは勿論である。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

（１）半導体装置用ソケットにおいて、該ソケットの表
面の一部又は内部に回路接地電位あるいは回路動作電位
領域を設け、該回路接地電位あるいは回路動作電位領域
にリード線を電気的に接続したことにより、半導体装置
の回路接地電位あるいは回路動作電位用リードに接続さ
れる半導体装置用ソケットの回路接地電位あるいは回路
動作電位用のリードのインピーダンスを低減するので、
電位変動による入力段回路の誤動作を防止することがで
きる。

（２）前記（１）により、半導体装置の電気的信頼性を
向上することができる。

【図面の簡単な説明】

第１図は、ゼロインサーション型コネクタの概略構成を
示す斜視図、第２図は、第１図に示す下部コネクタ部材の斜視図。第３図は、第１図に示す■−■切断線で切った断面図。第４図は、本実施例■の半導体装置用ソケット（ゼロイ
ンサーション型コネクタ）の下部コネク夕部材の概略構
成を示す斜視図。第５図は１本実施例■の半導体装置用ソケット（ゼロイ
ンサーション型コネクタ）の下部コネクタ部材の概略構
成を示す斜視図。第６図は、本実施例■の半導体装置用ソケット（ゼロイ
ンサーション型コネクタ）の下部コネクタ部材の概略構
成を示す斜視図。第７図は１本実施例Ｖの半導体装置用ソケット（ゼロイ
ンサーション型コネクタ）の下部コネクタ部材の概略構
成を示す斜視図、第８図は、従来の問題点を示す等価回路図である。図中、１・・・下部コネクタ部材、ＩＡ・・・係合穴。ＩＢ・・・電気信号用のリード、ＩＣ・・・回路接地電
位あるいは回路動作電位用のリード、２・・・上部コネ
クタ部材、２Ａ・・・挿入穴、３・・・レバー部材、４
・・・半導体装置、４Ａ・・・電気信号用のリード、４
Ｂ・・・回路接地電位あるいは回路動作電位用のリード
。５・・・導Ｗ１Ｍ、６・・・リード線、７・・・絶縁体
、８・・・半田、９・・・導電層、１０・・・下部コネ
クタ部材、１１・・・絶縁体、１２・・・絶ａｍ、１３
・・・導電膜である。第　　１　　図Ｃリ−）′＊炙第　　２　　図第　　３　　図／／３５μ 第　　４　　図／Ａ第　　５　　図第　　６　　図第　　７　　図／Ａ第　　８　　図

Claims

【特許請求の範囲】１、半導体装置用ソケットにおいて、該ソケットの表面
の一部又は内部に回路接地電位あるいは回路動作電位領
域を設け、該回路接地電位あるいは回路動作電位領域に
リード線を電気的に接続したことを特徴とする半導体装
置用ソケット。２、前記ソケット表面の一部は、当該ソケットの側面部
であることを特徴とする特許請求の範囲第１項記載の半
導体装置用ソケット。３、前記ソケット表面の一部は、該ソケットを導電性物
体で構成し、コンタクト部のみ絶縁性物体を介在させて
成ることを特徴とする特許請求の範囲第１項記載の半導
体装置用ソケット。４、前記内部に回路接地電位あるいは回路動作電位領域
は、多層配線技術を用いて形成して成ることを特徴とす
る特許請求の範囲第１項記載の半導体装置用ソケット。５、前記リードは、網線等から成ることを特徴とする特
許請求の範囲第１項記載の半導体装置用ソケット。