JPS6344722A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6344722A
JPS6344722A JP18904586A JP18904586A JPS6344722A JP S6344722 A JPS6344722 A JP S6344722A JP 18904586 A JP18904586 A JP 18904586A JP 18904586 A JP18904586 A JP 18904586A JP S6344722 A JPS6344722 A JP S6344722A
Authority
JP
Japan
Prior art keywords
film
gallium
oxide film
substrate
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18904586A
Other languages
English (en)
Other versions
JPH0673349B2 (ja
Inventor
Masahide Watanabe
渡邊 雅英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP18904586A priority Critical patent/JPH0673349B2/ja
Publication of JPS6344722A publication Critical patent/JPS6344722A/ja
Publication of JPH0673349B2 publication Critical patent/JPH0673349B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の属する技術分野】
本発明は、ガリウムのイオン注入により、半導体基板に
p型のガリウム不純物添加領域を形成する半導体装πの
製造方法に関する。
【従来技術とその問題点】
半導体基板にp型不純物添加領域を形成する場合、周期
表のmb族元素、特にほう素、ガリウム。 アルミニウムなどが使用される。この中でガリウムは、
アルミニウムと並んでシリコン中での拡散係数が大きく
、深い拡散層を容易に形成できるため、高耐圧素子に対
する不純物濃度分布の要求を満足する元素といえる。 従来のガリウム拡散は、拡散源として金属ガリウムを用
いて石英管の封管中で行う方法、あるいは拡散源として
酸化ガリウムを用いて開管中で行う方法がとられていた
。ところが、前者の場合は石英管内の真空度が1. O
X 10−’m)1g以下のため、石英管径が大きい場
合、熱処理中に石英管がつぶれてしまうという問題かっ
た。また、後者の場合は、シリコン基キ反径が大きくな
るほど、シリコン基板内のガリウム濃度のばらつきが大
きくなるという問題があった。特に最近の大容量化の傾
向で、シリコン基板径は大きくなる方向に進んでおり、
これらの問題は避けられなくなってきた。 この問題は、ガリウム拡散にイオン注入を適用すること
で解決する。しかしながら、ガリウムは、イオン注入後
電気的に活性化させるためのアニール工程でアウト・デ
イフュージョンが生じ、ガリウムが基板表面から外部へ
逸出して所期の不純物濃度が得られないという点でガリ
ウムのイオン注入は非常に困難であった。
【発明の目的】
本発明は、上記のアウト・デイフュージョンの問題を解
決して、ガリウム不純物添加領域の形成をイオン注入に
より可能にする半導体装置の製造方法の提供を目的とす
る。
【発明の要点】
本発明は、半導体基板のガリウムを添加すべき領域の表
面を酸化膜で覆ったのち、ガリウムイオンを注入し、次
いで酸化膜の上に500℃以下の温度で窒化膜および酸
化膜を順次被覆し、そのあとアニール工程を施すもので
、窒化膜がガリウムのアウト・デイフュージョンの阻止
層となり、窒化膜の両側の酸化膜が窒化膜と基板の熱膨
張係数の差による熱応力の発生を防いで上記の目的が達
成される。
【発明の実施例】
第1図に本発明の一実施例の工程図を示す、まず、シリ
コン基板1の表面に熱酸化膜2を形成する。この場合の
熱酸化膜は、イオン注入によるシリコン基板1の欠陥発
生を防ぐのにも役立つのでガリウムイオン注入深さ以上
にすることが必要である0次に図[81に示すように、
熱酸化膜2中にガリウムの原子をイオン注入する。この
時のガリウムイオン3の注入条件は、加速電圧40〜6
0KeV、ドーズ15X101S〜lXl0”原子/d
でイオン種はムl G a *である。 次に、ガリウムのアウト・デイフュージョンを防ぐため
のアニール前の保護膜付けを行う、まず、図中)に示す
ようにガリウムがイオン注入されたシリコン基板上の熱
酸化膜2の上に、窒化膜4を形成する。この窒化膜は、
例えば5IHaとN)Iff混合ガスを高周波放電中で
分解させ、450℃以下の低温で基板上に堆積させるプ
ラズマ法のような低温生成法により形成する。これは、
500℃を超えると早くもガリウムのアウト・デイフュ
ージョンが起こるためである。この窒化膜4により、ガ
リウムのアウト・デイフュージョンが防がれるが、窒化
膜中のガリウム固溶度は非常に大きく、窒化膜4が厚い
ほどアニール中に窒化膜中に固溶されるガリウム量は多
(なる、このため、窒化1114はなるべく薄い方が良
い、ただし、窒化膜の厚さのシリコン基板面内でのばら
つきが生じていると、シリコン基板内のガリウム拡散量
に部分的に変化が生じ、シリコン基板中のガリウム濃度
分布にシリコン基板面内におけるばらつきが生じる。す
なわち、窒化膜4はシリコン基板面内で均等の厚さで、
しかも薄く形成する必要がある。 次に図(C1のように、窒化膜4の上に酸化膜5を形成
する。これは、シリコン基板1と窒化膜4の間の酸化膜
2が一応緩衝膜としてSiと5iJ4の熱膨張率の違い
による熱応力の発生を抑えてはいるが、深い拡散層を形
成するためにアニール温度が高い場合は十分ではな(、
SiJと5i384の熱光張率の違いにより、SiO!
と5tJnの間に熱応力が発生し、窒化膜4に亀裂が生
じる。そのため、窒化l114を酸化膜2および酸化膜
5によりはさむことにより、熱応力の発生を極力抑える
構造としている。保護膜が、図中)におけるように酸化
膜2と窒化膜4だけの構造では、アニール後窒化膜4に
亀裂が生じ、この亀裂によりシリコン基板内でガリウム
濃度のばらつきが起こったが、保護膜が図(C1におけ
るように酸化112と窒化膜4および酸化膜5のサンド
インチ構造では、アニール後亀裂は発生しなかった。こ
の酸化膜5の形成も、例えばSiLとO3を用い300
〜400℃の基板温度で行う常圧CVDによって低温で
実施し、酸化膜5の厚さが酸化WjI2の厚さとほぼ等
しいことが、窒化膜4に亀裂を発生させないために有効
である。先のガリウムイオン注入条件では、注入深さが
0.5〜1.0戸程度なので、酸化膜2.酸化膜5とも
に0.5〜1.0−の厚さとされている。 第2図に保yL膜が第1図telに示す酸化膜2.窒化
膜4および酸化膜5からなる構造で、窒化膜4の厚さを
変化させた時のシリコン基板中のガリウム量を最大の場
合を1として相対値で示した。この結果から、窒化膜4
の厚さは0.07〜0.15−が最適であることがわか
る。 0.07−以下では、急激にシリコン基板中のガ
リウム量が減少しているが、これは窒化膜中に部分的に
ピンホールが存在し、そこからガリウムのアウト・デイ
フュージョンが起こると思われる。また、0.15−以
上では、先に述べた理由によってシリコン7J 47i
中のガリウム量が小さくなる。 アニールは、第1図tag、 (bl、 fclの工程
を経た保護膜付きの状態で、窒素雰囲気中で1200〜
1500℃10〜15時間実施する。 以上の工程で得られた基板1中のガリウム濃度分布は第
3図に示すとうりで、ガリウム表面濃度2X10”原子
/c1.ガリウム拡散深さ40戸の4度プロフィルが得
られた。また、シリコン基板1の拡散層シート抵抗を調
べたところ、ソート抵抗のばらつきは、σ、l−1/ 
Xで1%以下が得られた。 【発明の効果] 本発明によれば、ガリウムイオン注入を半導体基板上の
酸化膜中に行い、ガリウムイオン注入後のアニール簡に
、この酸化股上に低温生成窒化膜。 酸化膜を積層することによって、アニールの際のガリウ
ムのアウト・デイフュージョンを窒化膜で阻止し、再酸
化膜により窒化膜と基板との熱膨張係数差による熱応力
の発生を防止するため、従来困難であった半導体基板の
イオン注入法によるガリウム添加領域の形成が可能とな
り、大口径基板の場合困難になる封管拡散あるいは開管
拡散に代わって実施できる様になった。また、本発明に
より基板面内のガリウム濃度のばらつきが小さくできる
ので、従来の封管拡散あるいは開管拡散を実施してきた
口径の小さい半導体基板に対して適用した場合にも有効
である。
【図面の簡単な説明】
第1図は本発明の一実施例の工程を示す断面図、第2図
は本発明により形成される窒化膜の膜厚とシリコン基板
中に拡散されたガリウム量との関係線図、第3図は本発
明の一実施例のシリコン基板中におけるガリウム濃度分
布線図である。 1:シリコン基板、2.5:酸化膜、3:ガリ鍛 第1図 t4jlL’t L、J”)            
    ”J”j−Fk  Km)第2図      
第3因

Claims (1)

  1. 【特許請求の範囲】 1)半導体基板にガリウム不純物添加領域を形成するに
    際し、基板のガリウムを添加すべき領域の表面を酸化膜
    で覆ったのちガリウムイオンを注入し、次いで酸化膜の
    上に500℃以下の温度で窒化膜および酸化膜を順次被
    覆し、そのあとアニール工程を施すことを特徴とする半
    導体装置の製造方法。 2)特許請求の範囲第1項記載の方法において、基板表
    面を覆う酸化膜の厚さをガリウムイオン注入深さ以上に
    することを特徴とする半導体装置の製造方法。 3)特許請求の範囲第1項または第2項記載の方法にお
    いて、窒化膜の厚さが0.07ないし0.15μmであ
    ることを特徴とする半導体装置の製造方法。 4)特許請求の範囲第1項または第3項記載の方法にお
    いて、窒化膜の上に被覆する酸化膜の厚さが基板表面を
    覆う酸化膜の厚さとほぼ等しいことを特徴とする半導体
    装置の製造方法。
JP18904586A 1986-08-12 1986-08-12 半導体装置の製造方法 Expired - Lifetime JPH0673349B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18904586A JPH0673349B2 (ja) 1986-08-12 1986-08-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18904586A JPH0673349B2 (ja) 1986-08-12 1986-08-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6344722A true JPS6344722A (ja) 1988-02-25
JPH0673349B2 JPH0673349B2 (ja) 1994-09-14

Family

ID=16234366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18904586A Expired - Lifetime JPH0673349B2 (ja) 1986-08-12 1986-08-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0673349B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130648A (ja) * 2015-12-23 2017-07-27 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体デバイスを形成する方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130648A (ja) * 2015-12-23 2017-07-27 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 半導体デバイスを形成する方法
US10340335B2 (en) 2015-12-23 2019-07-02 Infineon Technologies Ag Method of forming a semiconductor device
US11139369B2 (en) 2015-12-23 2021-10-05 Infineon Technologies Ag Method of forming a semiconductor device
US11888024B2 (en) 2015-12-23 2024-01-30 Infineon Technologies Ag Method of forming a semiconductor device

Also Published As

Publication number Publication date
JPH0673349B2 (ja) 1994-09-14

Similar Documents

Publication Publication Date Title
US4615766A (en) Silicon cap for annealing gallium arsenide
US6232658B1 (en) Process to prevent stress cracking of dielectric films on semiconductor wafers
JP3204855B2 (ja) 半導体基板の製造方法
US4406053A (en) Process for manufacturing a semiconductor device having a non-porous passivation layer
US4050967A (en) Method of selective aluminum diffusion
JPS6344722A (ja) 半導体装置の製造方法
EP0222795B1 (en) Polycide process in semiconductor fabrication
JPS6227727B2 (ja)
JP3249753B2 (ja) 半導体素子の製造方法
JPS6256653B2 (ja)
JPH0786199A (ja) 炭化けい素半導体装置の製造方法
JPH0673350B2 (ja) 半導体装置の製造方法
KR0165856B1 (ko) 침착 터널링 산화물의 제조방법
JPS6152975B2 (ja)
JPH02301130A (ja) 半導体装置の製造方法
JPH07161996A (ja) 絶縁ゲート型電界効果半導体装置及びその製造方法
JPS5933874A (ja) 絶縁ゲ−ト型電界効果トランジスタの製法
JPS62219515A (ja) 半導体装置の製造方法
JPH01202816A (ja) 半導体装置の製造方法
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JPS63107019A (ja) 半導体装置の製造方法
KR100443794B1 (ko) 반도체 소자의 게이트 형성 방법
JPS6255689B2 (ja)
JPH0778991A (ja) 半導体装置および半導体装置の製造方法
JPH0115137B2 (ja)