JPS6344449U - - Google Patents
Info
- Publication number
- JPS6344449U JPS6344449U JP1986138386U JP13838686U JPS6344449U JP S6344449 U JPS6344449 U JP S6344449U JP 1986138386 U JP1986138386 U JP 1986138386U JP 13838686 U JP13838686 U JP 13838686U JP S6344449 U JPS6344449 U JP S6344449U
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- section
- semiconductor device
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
第1図は本考案の実施例を示す半導体装置の要
部縦断面図、第2図は従来の半導体装置の縦断面
図、第3図は第2図の分解斜視図、第4図は第2
図中の封止部材の底面斜視図、第5図は接着時に
おける第4図の底面図、第6図は第1図における
接着材の形成方法を示す封止部材の縦断面図、第
7図は第1図中の接着材の変形例を示す封止部材
の縦断面図ある。 11……プリント基板、13……配線パターン
、15……半導体素子、17……封止部材、17
a……収容部、17b……固定部、18,18―
3……接着材、18a……頂点。
部縦断面図、第2図は従来の半導体装置の縦断面
図、第3図は第2図の分解斜視図、第4図は第2
図中の封止部材の底面斜視図、第5図は接着時に
おける第4図の底面図、第6図は第1図における
接着材の形成方法を示す封止部材の縦断面図、第
7図は第1図中の接着材の変形例を示す封止部材
の縦断面図ある。 11……プリント基板、13……配線パターン
、15……半導体素子、17……封止部材、17
a……収容部、17b……固定部、18,18―
3……接着材、18a……頂点。
Claims (1)
- 【実用新案登録請求の範囲】 導電性の配線パターンが形成されたプリント基
板と、このプリント基板上に固着され前記配線パ
ターンと接続される半導体素子と、内部に前記半
導体素子を収容するための凹状の収容部、及びこ
の収容部の下部に鍔状に延設され底面に予め形成
された接着材を介して前記プリント基板上に接着
される固定部を有する封止部材とを備えた半導体
装置において、 前記固定部の底面に予め形成される前記接着材
は、その断面が前記固定部の底面のほぼ中央より
前記収容部の内側寄りに頂点を有する形状に形成
されたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986138386U JPS6344449U (ja) | 1986-09-09 | 1986-09-09 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986138386U JPS6344449U (ja) | 1986-09-09 | 1986-09-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6344449U true JPS6344449U (ja) | 1988-03-25 |
Family
ID=31043320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1986138386U Pending JPS6344449U (ja) | 1986-09-09 | 1986-09-09 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6344449U (ja) |
-
1986
- 1986-09-09 JP JP1986138386U patent/JPS6344449U/ja active Pending