JPS6343395A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPS6343395A
JPS6343395A JP18658986A JP18658986A JPS6343395A JP S6343395 A JPS6343395 A JP S6343395A JP 18658986 A JP18658986 A JP 18658986A JP 18658986 A JP18658986 A JP 18658986A JP S6343395 A JPS6343395 A JP S6343395A
Authority
JP
Japan
Prior art keywords
layer
wiring board
insulating layer
conductor
polyimide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18658986A
Other languages
English (en)
Inventor
健蔵 福吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP18658986A priority Critical patent/JPS6343395A/ja
Publication of JPS6343395A publication Critical patent/JPS6343395A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、高密度実装用の配線基板に係り、特に多層の
配線が可能でかつ高信頼性の多層配線基板に関する。
〈従来の技術〉 近時、電気製品の小形・薄形化のためチップオンボード
と呼ばれるCOB技術が実用化域に入いりつつある。こ
の技術は多層配線基板にリードのないチップ状のコンデ
ンサーや抵抗素子。
ICやLSIチップ、あるいはセラミックやフィルムの
キャリヤに収納した形でのLSIをハンダ付けやワイヤ
ーボンディングで直接実装し薄形・軽量化した回路基板
を提供するものである。
これら多層基板は、アルミナやジルコニア等のセラミッ
クの多層構成間にCr、 hio、 Pd、 Pt、 
Ta。
Ti、 W等の耐熱性のある金属を導体として多層配線
したセラミック系基板のものと、ガラス性エポキシ樹脂
もしくはポリイミドフィルムに銅箔をラミネートしパタ
ニングし、これらを多層化した有機樹脂系基板のものと
、大別して2種ある。
〈発明が解決しようとする問題点〉 セラミック系基板は、グリーンシートと呼ばれる未焼成
基板に導電性ペーストにて導体を印刷し800〜200
0℃程度の高温で焼成するプロセスが必要であるため、
不経済であること及び寸法変化や収縮、導体の酸化や拡
散等多くの欠点をかかえ、ている。
有機樹脂系基板は、銅貼りされた基板をエツチングによ
りパタニングするときに寸法変化を生じてしまい多層に
ラミネートする工程で大・潴に収率が低下してしまう欠
点がある。
まだ、配線基板の保護層として二酸化硅素SiO2を数
千λ〜数十−積層していたが、sio□層が条件によっ
ては吸湿しS L02層表面あるいは層間で導電性をも
つようになることがあり絶縁不良を生じていた。また8
102層を金属導電層間の絶縁層として用いる場合、8
+OJ@がもつごく微/JSのクラツクや、ごく微量の
水分が絶縁不良をもたらすことがあった。
〈問題を解決するための手段〉 本発明は基板上にすくなくとも絶縁層である二酸化珪素
、ポリイミド等の有機フィルムなどのものの表面が酸化
マグネシウムあるいは弗化マグネシウムのいずれかより
覆われていることを特徴とする配線基板である。
〈作用〉 酸化マグネシウム(MgO)や弗化マグネシウム(Mg
F2)  は水分との親和性に乏しく、水分の透過を許
さない。従ってこれを8102.ポリイミド等の絶縁層
もしくは保護層の表面に薄層として覆うことで、絶縁層
もしくは保護層と外面との水分の転移を遮断することが
できる。
ところで、5i02.ポリイミド等の絶縁層もしくは保
護層中の水分が無くなればP3R不良が減少する。従っ
てこの様に酸化マグネシウムや弗化マグネシウムを薄層
で覆うことで絶縁不良を減少させることが出来る。
以下実施例に基付いて詳細に説明する。
〔実施例〕
第1図から第6図は本発明による多層基板の製造工程を
模式的に説明したものである。
第1図に示した様にガラス基板(1)上にあらかじめC
r(1000X) / Cu(40001) / IT
O(100OX)  の3層構成をスパッタリングによ
り成膜後、感光性レジストを用いた通常のフォトリソの
手法でパタニング及びエツチングして第1の導体(2)
とした。なお、ITOの組成はIn、0395%。
5n025%重量比である。
第2図、第3図に示すように感光性ポリイミドPI−4
00(宇部興産製)を2声厚みにコーテイング後、露光
現像して第1の中間絶縁層(3)としてポリイミド層を
形成した。
次に第4図に示すごとく、基板(1)上に全面にITO
(10001) / Cu(4000人) / ITO
(10001)をスパッタリングによシ成膜後、同様に
フォトリンの手法でパタニング及びエツチングして、第
5図に示した第2の導体(4)とした。エツチング液は
塩酸と塩化第2鉄液の混液を用いた。
さらに第6図に示したように以上の第2図から第5図に
て説明した手順と同様に第2の中間絶縁層(5)、第3
の導体(6)を形成した後、5102を50001 、
 MgRヲ20001 、電極を取シ出す端子部を除い
てほぼ全面に連続してスパッタリングし保護層(力と薄
層(8)を積層して配線基板とした。
当実施例において、Cu層を挾持するITO層!d C
u層の酸化や水酸化を防ぐ保護層であυ、配線基板の使
用条件によってはITO層を省いても良い。
以上の実施例において絶縁層に相当するポリイミド層は
2層、導体は3層として説明したが、本発明はこの層の
数を制限するものでない。基板上に下部導体、絶縁層、
上部導体といった最も簡単なる3層構成の場合、この絶
縁層の表面にMgF、もしくはMgOの薄層を与えるこ
とでも良い効果をもたらす。本発明による配線基板を使
用する環境によって耐熱性、耐酸化性や耐プラズマ性等
を特に要求する場合はMgF、よりMgOの方が良く、
成膜からみた生産性はMgF2の方が良い。導体の材料
は目的によって、AuやAg、 Al。
Cu等の良導体、Cr、 Mo、 Ti、 Ta、 W
等の耐候性のある金属、これから選ぶことができる。
絶縁層の材料も、前記した様にポリイミドを省略しても
良いし、あるいは他の感光性の有機材料を用いても良い
本発明は、さらに内側の絶縁層をTat Osや友 BaTiO2等の誘電率の高い材料を用いればコンデン
サー等の能動素子への応用、また上記下部導体もしくは
上部導体に磁性材料を用いれば磁気センサー等の磁気素
子へ応用が可能である。
上記実施例において、ハンダ付けを考[ばする場合は、
ハンダ部位のみ銅表面のITOをエツチングにより除い
ておくか、もしくは最外層(当実施例では第3の導体(
6)のみITOの代シにハンダ食われの少ないN1を形
成しハンダ付けをすることも可能である。基板材料はセ
ラミックでも可能である。
〈発明の効果〉 本発明は、以上のように最外殻の絶縁層の表面をMgF
2もしくはMgOの薄層で覆うため、ポリイミドなどの
有機フィルムやS r 02単体の構成より雰囲気中の
水分の影響を少くシ、信頼性の向上に寄与するものであ
る。
【図面の簡単な説明】
第1図〜第6図は、本発明による配線基板の製造プロセ
スを工程順に示す断面図である。 1・・・・・・・・・・・・基板    2.4.6・
・・導体3.5・・・・・中間絶縁層 7・・・・・・
・・・・・・保護層8・・・・・・・・曲薄層 特許出頭人 凸版印刷株式会社 代表者鈴木和夫 第3図 第4図 第5図 第6図

Claims (1)

    【特許請求の範囲】
  1. (1)基板上にすくなくとも絶縁層と金属導電層を積層
    する多層基板において、最外殼の絶縁層の表面が酸化マ
    グネシウムあるいは弗化マグネシウムのいずれかの薄層
    で覆われていることを特徴とする配線基板。
JP18658986A 1986-08-08 1986-08-08 配線基板 Pending JPS6343395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18658986A JPS6343395A (ja) 1986-08-08 1986-08-08 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18658986A JPS6343395A (ja) 1986-08-08 1986-08-08 配線基板

Publications (1)

Publication Number Publication Date
JPS6343395A true JPS6343395A (ja) 1988-02-24

Family

ID=16191193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18658986A Pending JPS6343395A (ja) 1986-08-08 1986-08-08 配線基板

Country Status (1)

Country Link
JP (1) JPS6343395A (ja)

Similar Documents

Publication Publication Date Title
US4525383A (en) Method for manufacturing multilayer circuit substrate
US6573584B1 (en) Thin film electronic device and circuit board mounting the same
JPH04221888A (ja) セラミック配線基板とその製造方法
JP3351043B2 (ja) 多層セラミック基板の製造方法
JP2007103736A (ja) 電子部品、半導体装置およびその電子部品の製造方法
JP2001185443A (ja) 薄膜コンデンサ
JPS6343395A (ja) 配線基板
JPS5917227A (ja) 複合積層セラミツク部品の製造方法
JP3246166B2 (ja) 薄膜コンデンサ
JP2001177008A (ja) キャパシタを内蔵した回路基板とそれを用いた半導体装置
JPS5826680B2 (ja) セラミツクカイロキバンノセイゾウホウホウ
JPH1154358A (ja) 積層セラミックコンデンサ
JP2600477B2 (ja) 積層セラミック電子部品
JP2004153041A (ja) 積層コンデンサ
JPH1098244A (ja) 厚膜回路基板及びその製造方法
JPS62252994A (ja) 配線基板
JP2734404B2 (ja) セラミック配線基板およびその製造方法
JPH01321695A (ja) セラミック複合回路基板
JP3197147B2 (ja) 多層セラミック基板の製造方法
JPH0253951B2 (ja)
JPH06188566A (ja) 厚膜多層回路基板
JPH08107037A (ja) セラミック電子部品
JPS6052095A (ja) 多層配線基板およびその製造方法
JP2000183538A (ja) セラミック多層基板
JPH0348496A (ja) セラミック多層配線基板およびその製造法