JPS6343391A - Thick film circuit board - Google Patents

Thick film circuit board

Info

Publication number
JPS6343391A
JPS6343391A JP18691086A JP18691086A JPS6343391A JP S6343391 A JPS6343391 A JP S6343391A JP 18691086 A JP18691086 A JP 18691086A JP 18691086 A JP18691086 A JP 18691086A JP S6343391 A JPS6343391 A JP S6343391A
Authority
JP
Japan
Prior art keywords
thick film
layer
film circuit
circuit board
resistor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18691086A
Other languages
Japanese (ja)
Inventor
克也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18691086A priority Critical patent/JPS6343391A/en
Publication of JPS6343391A publication Critical patent/JPS6343391A/en
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Details Of Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は印刷回路と面付はチップ部品とで構成する厚膜
回路基板に係り、チップ部品の取付スペースを小さくす
ることによって実装の高密度化を図った厚膜回路基板に
関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to a thick film circuit board composed of a printed circuit and surface-mounted chip components, and to reduce the mounting space for the chip components. This invention relates to a thick film circuit board that achieves higher mounting density.

(従来の技術) 近年、電子機器の小型軽量化に伴ないハイブリッドIG
が多用されて来ている。このハイブリッドICは、一般
に、アルミナ等の絶縁基板上に膜技術によって導体及び
抵抗体層を形成した厚膜基板に、面付は可能なチップ部
品を半田付けして構成されるものである。
(Conventional technology) In recent years, as electronic devices have become smaller and lighter, hybrid IG
has come into widespread use. This hybrid IC is generally constructed by soldering chip components that can be surface-mounted to a thick film substrate in which conductor and resistor layers are formed using film technology on an insulating substrate such as alumina.

ところで、この秤の膜技術印刷配線板(以下厚膜回路基
板とする)は、抵抗体層より配線層を先に形成するもの
と、抵抗体層を形成後、配線層を形成するものとがある
。前者は銀−パラジウム系導体ペーストを用いる厚膜回
路基板に適用され、後者は銅系導体ペーストを用いる厚
膜回路基板に適用される。
By the way, there are two types of film technology printed wiring boards (hereinafter referred to as thick film circuit boards) used in this scale: one in which the wiring layer is formed before the resistor layer, and the other in which the wiring layer is formed after the resistor layer is formed. be. The former is applied to thick film circuit boards using silver-palladium based conductive paste, and the latter is applied to thick film circuit boards using copper based conductive paste.

第5図は前者の厚膜回路基板におけるチップ部品の実装
構成の一例を示す断面図である。
FIG. 5 is a sectional view showing an example of the mounting configuration of chip components on the former thick film circuit board.

第5図において、符号1はアルミナ等の絶縁体を素材と
づる絶縁基板であり、この基板1における一方の面に、
先ず銀−パラジウム系導体ベースI・を印刷、焼成して
成る配線導体層2.3.4が形成される。配線導体層2
.3には、両者をまたぐ形で、酸化ルテニrクム系抵抗
ペーストを印刷、焼成して成る抵抗体層5が形成される
・また、配線導体層4に近い配線導体層3は、前記抵抗
体層5で覆われない部分が配線導体FfJ4rAqに延
設され、デツプ部品用パッド3aを構成している。そし
て、チップ部品6は一方の電極6Aが上記パッド3aに
、他方の電極6Bが配I9導体層4に、それぞれ半田7
を介して面付けされる。
In FIG. 5, reference numeral 1 is an insulating substrate made of an insulator such as alumina, and one surface of this substrate 1 has
First, a wiring conductor layer 2.3.4 is formed by printing and firing a silver-palladium conductor base I. Wiring conductor layer 2
.. 3, a resistor layer 5 is formed by printing and firing a ruthenium oxide r-cum-based resistance paste in such a way that it straddles both. Also, the wiring conductor layer 3 near the wiring conductor layer 4 is formed on the resistor The portion not covered by layer 5 is extended to wiring conductor FfJ4rAq and constitutes deep component pad 3a. The chip component 6 has one electrode 6A connected to the pad 3a, and the other electrode 6B connected to the conductor layer 4 with solder 7.
is imposed via.

第5図の構成において、パッド3aと配線導体層3との
距離は、チップ部品6のサイズによって決定され、従来
はチップ部品6をより小形化することで高密度化を図っ
ていた。しかし、現在のチップ部品のサイズが限界に達
している今日、こうした部品の小形化という手段では、
より高密度に部品を配@することができない。デツプ部
品6のサイズは、抵抗体層5の長さに比べ、一般に大き
くなりがらで(例えば大容量のコンデンサ)、このよう
な部品を多数用いる場合には、実装密度が低下し、基板
の面積に影響するという間題があった。
In the configuration shown in FIG. 5, the distance between the pad 3a and the wiring conductor layer 3 is determined by the size of the chip component 6, and conventionally, high density has been achieved by making the chip component 6 smaller. However, as the size of current chip components has reached its limit, miniaturization of these components is not enough.
It is not possible to arrange parts more densely. The size of the deep component 6 is generally larger than the length of the resistor layer 5 (for example, a large capacity capacitor), and when a large number of such components are used, the packaging density decreases and the board area is increased. There was a problem with the impact on

(発明が解決しようとする問題点) 従来のチップ部品実装技術は、チップ部品自体の小形化
による高密度化はすでに困難となっており、配線導体層
の距離がチップ部品サイズに制約されて基板面積が大き
くなるという欠点を右していた。
(Problems to be Solved by the Invention) With conventional chip component mounting technology, it is already difficult to increase the density by miniaturizing the chip components themselves, and the distance between wiring conductor layers is limited by the chip component size, making it difficult to increase the density of the chip components themselves. The problem was that the area was large.

本発明は上記問題点を解決すべくなされたものであり、
チップ部品を改名する配線心体層間距離を小さくでき、
高密度な実装を可能にした厚膜回路基板を提供づること
を目的とする。
The present invention has been made to solve the above problems,
The distance between wiring core layers for renaming chip components can be reduced,
The purpose is to provide a thick film circuit board that enables high-density packaging.

[発明の構成] (問題点を解決するための手段) 本発明は、形成流抵抗体層に対して形成される抵抗端子
用上F/1導体部に、電極部が更に重なるようにチップ
部品を搭載したことを特徴とする。
[Structure of the Invention] (Means for Solving the Problems) The present invention provides a chip component in which an electrode portion further overlaps an upper F/1 conductor portion for a resistance terminal formed on a formed flow resistor layer. It is characterized by being equipped with.

(作用) 厚膜技術による抵抗体層及び配線導体層が形成された絶
縁基板では、後付は回路要素としてチップ部品を面付け
する。本発明は、このチップ部品の電極部が抵抗体層の
端子部に積層され重なり合うために、チップ部品の取付
はスペースは、抵抗体層の形成スペースの一部と共用さ
れ、それだけチップ部品を架設する配線l1体層間の距
離を狭めて、高密度実装を図ることができるものである
(Function) On an insulating substrate on which a resistor layer and a wiring conductor layer are formed using thick film technology, chip components are later attached as circuit elements. In the present invention, since the electrode part of the chip component is laminated and overlapped with the terminal part of the resistor layer, the mounting space of the chip component is shared with a part of the formation space of the resistor layer, and the chip component can be mounted accordingly. By narrowing the distance between the interconnection layers, high-density packaging can be achieved.

(実施例) 以下、図面に示した実施例に基づいて本発明の詳細な説
明する。
(Example) Hereinafter, the present invention will be described in detail based on the example shown in the drawings.

第1図は本発明に係る厚膜回路基板の一実施例を示す側
断面図である。
FIG. 1 is a side sectional view showing an embodiment of a thick film circuit board according to the present invention.

第1図において、第5図と同一部分には同一符号を記し
、絶縁基板1の上に配線導体層2,3゜4及び抵抗体層
5が形成されることは、従来と同様である。本実施例が
第5図と異る点は、形成済抵抗体層5の一端部(端子用
部)を下層の配線導体層3と共に挟み込む上層端子部(
配線導体層ともいう)8を形成したことにある。そして
チップ部品6は、上記上層端子部8に一方の電極6Aが
半田7を介して固定され、他方の電4i6Bは配線導体
層4に半田7を介して固定される。
In FIG. 1, the same parts as in FIG. 5 are denoted by the same reference numerals, and the fact that wiring conductor layers 2, 3.4 and resistor layer 5 are formed on an insulating substrate 1 is the same as in the prior art. This embodiment is different from FIG.
This is because a wiring conductor layer (also referred to as a wiring conductor layer) 8 is formed. In the chip component 6, one electrode 6A is fixed to the upper layer terminal portion 8 via solder 7, and the other electrode 4i6B is fixed to the wiring conductor layer 4 via solder 7.

上記のような構成の厚膜回路基板によれば、チップ部品
6の半田付は用パッドとしての上層端子部8が抵抗体層
5の上部に設けられる構造となるので、抵抗体層5の端
子用部5aと、チップ部品6の電極6Aとが川なり合い
、その分チップ部品6を抵抗体層5側に引寄せて取付け
ることができる。このため、他方の電極6Bを載置・固
定する配線導体層4と配線導体層3との距離が小さくな
り、厚膜回路ES板の面積をそれだけ小さくすることが
できる。
According to the thick film circuit board configured as described above, the upper layer terminal portion 8 as a pad for soldering the chip component 6 is provided on the top of the resistor layer 5, so that the terminal of the resistor layer 5 is The use part 5a and the electrode 6A of the chip component 6 are aligned with each other, so that the chip component 6 can be attached closer to the resistor layer 5 side. Therefore, the distance between the wiring conductor layer 4 and the wiring conductor layer 3 on which the other electrode 6B is placed and fixed becomes small, and the area of the thick film circuit ES board can be reduced accordingly.

第2図は第1図で説明した厚膜回路基板の製造工程の一
例を説明するための工程図である。なお、第1図で使用
した符号はそのまま用いている。
FIG. 2 is a process diagram for explaining an example of the manufacturing process of the thick film circuit board explained in FIG. 1. Note that the symbols used in FIG. 1 are used as they are.

先ず第2図(a)に示づアルミナ等の絶縁体を用いた無
垢な絶縁基板1を用意する。この絶縁基板1に、銀−パ
ラジウム系導体ペーストを用いてスクリーン印刷を行な
い乾燥後略1時間プロファイル、ピーク温度850℃で
大気焼成を行なうと、第2図(b)に示すように、最下
層の配線導体層2.3.4が形成される。
First, as shown in FIG. 2(a), a solid insulating substrate 1 made of an insulator such as alumina is prepared. This insulating substrate 1 is screen printed using a silver-palladium conductor paste, and after drying, it is baked in the atmosphere at a profile of about 1 hour and a peak temperature of 850°C, as shown in Figure 2(b). A wiring conductor layer 2.3.4 is formed.

次に、第2図(C)の如く形成済配線導体層2゜3間に
抵抗体層5を、酸化ルデニウム系抵抗体べ−ストを用い
てスクリーン印刷し乾燥させる。そして、第2図(d)
に示すように乾燥させただけの抵抗体層5における端子
用部5a上に銀−パラジウム系導体ペースト(銅系ペー
ストでもよい)を用いて、上V!I端子部8を形成する
。この形成工程は、乾燥済み抵抗体層5と同rf焼成形
成することができる。
Next, as shown in FIG. 2C, a resistor layer 5 is screen printed between the formed wiring conductor layers 2.3 using a rudenium oxide resistor base and dried. And Fig. 2(d)
As shown in FIG. 3, a silver-palladium conductor paste (copper paste may also be used) is applied to the terminal portion 5a of the resistor layer 5 which has just been dried. An I terminal portion 8 is formed. In this forming step, the same RF firing process as that of the dried resistor layer 5 can be performed.

次に、第2図(e)に示すように、配線導体層8.4の
上に半田ペースト7−.7′を印刷あるいは塗布する。
Next, as shown in FIG. 2(e), solder paste 7-. Print or apply 7'.

その後、上記半田ペースト7′上にチップ部品6をマウ
ントし、リフロー半田付は処理により半田付けすること
で、チップ部品6の実装が完了することになる。
Thereafter, the chip component 6 is mounted on the solder paste 7' and soldered by reflow soldering, thereby completing the mounting of the chip component 6.

このように、本実施例による上層端子部8は、抵抗体層
5と同時に形成することが可能であるため、工程数増加
といった問題は生じない。
In this manner, the upper layer terminal portion 8 according to this embodiment can be formed simultaneously with the resistor layer 5, so that the problem of an increase in the number of steps does not occur.

なお、上記実施例はチップ部品6の一方の電極6Aのみ
を抵抗体層5の端子用部5aに乗り上げ積層せしめてい
るが、2つの抵抗体層同士を橋絡するチップ部品の場合
には、両方の電極6A、6B共、本実施例の構成を適用
してもよい。また、抵抗体層5にチップ部品6を並列接
続する揚台にも適用可能である。
In the above embodiment, only one electrode 6A of the chip component 6 is stacked on the terminal portion 5a of the resistor layer 5, but in the case of a chip component that bridges two resistor layers, The configuration of this embodiment may be applied to both electrodes 6A and 6B. Further, it is also applicable to a platform in which chip components 6 are connected in parallel to the resistor layer 5.

第3図は配線導体層の素材として銅系導体ペーストを用
いた厚膜回路Lt板の他の実施例を示J側断面図である
。銅系導体ペーストを用いた厚膜回路基板においては、
先に抵抗体層11を形成しておき、抵抗値を変動させな
いように、配線導体層12.13.16を形成づる。し
たがって、この種の厚膜回路基板にお【jる配線導体層
は、第3図に示すように、形成済抵抗体層11の上層導
体層として形成される。ここで、12.13は、抵抗体
層11に対して形成された配線導体層であり、抵抗体層
11の両端部に二層構成となる電極形成部12a、13
aを右することになる。本実施例は、上記電極形成部1
2a、13aのうちチップ部品15をマウントするため
の電極形成部13aを利用してチップ部品15を半田1
4.14を介して接続することができる。なお、16は
チップ部品15の他方電極15Bに対する配線導体層で
あり、10は絶縁基板である。
FIG. 3 is a sectional view on the J side showing another embodiment of a thick film circuit Lt board using copper-based conductor paste as the material for the wiring conductor layer. For thick film circuit boards using copper-based conductor paste,
First, the resistor layer 11 is formed, and the wiring conductor layers 12, 13, and 16 are formed so as not to change the resistance value. Therefore, the wiring conductor layer in this type of thick film circuit board is formed as the upper conductor layer of the formed resistor layer 11, as shown in FIG. Here, 12.13 is a wiring conductor layer formed for the resistor layer 11, and electrode forming portions 12a and 13 having a two-layer structure at both ends of the resistor layer 11.
You will have to turn a to the right. In this embodiment, the electrode forming section 1
The chip component 15 is soldered 1 using the electrode forming part 13a for mounting the chip component 15 among 2a and 13a.
4.14. Note that 16 is a wiring conductor layer for the other electrode 15B of the chip component 15, and 10 is an insulating substrate.

第4図は第3図に示した厚膜回路基板の製造工程の一例
を示す工程図である。
FIG. 4 is a process diagram showing an example of the manufacturing process of the thick film circuit board shown in FIG. 3.

第4図(a)は第2図(a)に対応し・この絶縁基板1
0上に、第4図(b)に示す如く、抵抗体層11を形成
する。
FIG. 4(a) corresponds to FIG. 2(a). This insulating substrate 1
0, a resistor layer 11 is formed as shown in FIG. 4(b).

次に、第4図(C)の如く、上記絶縁基板10上に、形
成済みの抵抗体PA11に対して配FA導体fM12,
13.16を形成する。これは、低温焼成形の銅ペース
トを用いてスクリーン印刷を行い、120℃で10分間
乾燥した後、形成済み抵抗体層11の抵抗値が変動しな
い程度の低温、例えば600℃、30分間プロファイル
で、且つ窒素雰囲気中で焼尽を行うことによって形成さ
れる。
Next, as shown in FIG. 4(C), on the insulating substrate 10, the distribution FA conductor fM12,
Form 13.16. This is done by screen printing using a copper paste baked at a low temperature, dried at 120°C for 10 minutes, and then printed at a low temperature such as 600°C for 30 minutes at a low temperature such that the resistance value of the formed resistor layer 11 does not change. , and burnout in a nitrogen atmosphere.

第4図(e)は第3図と同等の状態を示し、前工程(第
4図d)で電極形成部13a、配線導体層16に印刷し
ておいた半田ペースト14′を利用してチップ部品15
を半田付けしている。
FIG. 4(e) shows the same state as FIG. 3, in which the solder paste 14' printed on the electrode forming part 13a and the wiring conductor layer 16 in the previous step (FIG. 4d) is used to make the chip. Part 15
are soldered.

こうして、銅系導体ペーストを用いた厚膜回路基板では
、銀−パラジウム系導体ペーストを用いた厚膜回路基板
に比し、より簡単に構成でき、第1図の実施例と同様に
、チップ部品15の一方電極15Aを、抵抗体層11の
電極形成部13a上に川ね合わせることができるので、
チップ部品15の実効取付スペースを狭めることができ
る。
In this way, a thick film circuit board using a copper-based conductor paste can be constructed more easily than a thick-film circuit board using a silver-palladium-based conductor paste, and as in the embodiment shown in FIG. Since one electrode 15A of No. 15 can be placed on the electrode forming portion 13a of the resistor layer 11,
The effective mounting space for the chip component 15 can be narrowed.

なお、上記各実施例は、片面厚膜回路基板に関し説明し
たが、両面基板に適用できることは勿論、多層基板にお
いても、抵抗体層に対して上層導体を形成することを繰
返し行うことにより製造工程数を増すことなく、本発明
を適用し得る。
Although each of the above embodiments has been described with respect to a single-sided thick film circuit board, it can of course be applied to a double-sided board as well as a multilayer board by repeatedly forming an upper layer conductor on a resistor layer, thereby reducing the manufacturing process. The invention can be applied without increasing the number.

(発明の効果) 以上説明し/、、: J、−)に本発明によれば、抵抗
体層の電極形成部をチップ部品の取付スペースとして効
率的に共用できるので、チップ部品をより高密度に実装
し得、厚膜回路基板における高密度実装に寄与するとい
う効果がある。
(Effects of the Invention) As explained above, according to the present invention, the electrode forming portion of the resistor layer can be efficiently shared as a mounting space for chip components, so that chip components can be mounted at a higher density. It has the effect of contributing to high-density mounting on thick film circuit boards.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る厚膜回路基板の一実施例を示す側
断面図、第2図は第1図の基板の製造工程の一例を説明
する工程図、第3図は本発明の他の実施例を示す側断面
図、第4図は第3図の製造工程の一例を説明する工程図
、第5図は従来の厚膜回路基板の一例を示1断面図であ
る・1.10・・・絶縁基板、 5.11・・・抵抗体層、 6.15・・・チップ部品、 8 (12a、13a)・・・上FJ’jE子部〈電極
形成部)。 代理人   弁理士 則 近 憲 化 量        宇  治     弘8よン看りも
S令ン(自己、ta4ベネJ)第1図 第3図 第2図 第4図
FIG. 1 is a side sectional view showing one embodiment of a thick film circuit board according to the present invention, FIG. 2 is a process diagram illustrating an example of the manufacturing process of the substrate of FIG. 1, and FIG. 4 is a process diagram illustrating an example of the manufacturing process of FIG. 3, and FIG. 5 is a sectional view showing an example of a conventional thick film circuit board. 1.10 ...Insulating substrate, 5.11...Resistor layer, 6.15...Chip component, 8 (12a, 13a)...Upper FJ'jE element part (electrode forming part). Agent Patent Attorney Noriyuki Uji Hiroshi 8Yonarimo S Rein (Self, TA4Bene J) Figure 1 Figure 3 Figure 2 Figure 4

Claims (1)

【特許請求の範囲】  絶縁基板上に形成された抵抗体層と、 この抵抗体層の上層導体として形成され、該抵抗体層と
共に二層となる抵抗端子用上層導体部と、 この上層導体部に電極部が載置固定されるチップ部品と
を具備したことを特徴とする厚膜回路基板。
[Scope of Claims] A resistor layer formed on an insulating substrate; An upper conductor portion for a resistance terminal formed as an upper layer conductor of this resistor layer and forming two layers together with the resistor layer; This upper layer conductor portion A thick film circuit board comprising a chip component on which an electrode part is placed and fixed.
JP18691086A 1986-08-11 1986-08-11 Thick film circuit board Pending JPS6343391A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18691086A JPS6343391A (en) 1986-08-11 1986-08-11 Thick film circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18691086A JPS6343391A (en) 1986-08-11 1986-08-11 Thick film circuit board

Publications (1)

Publication Number Publication Date
JPS6343391A true JPS6343391A (en) 1988-02-24

Family

ID=16196825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18691086A Pending JPS6343391A (en) 1986-08-11 1986-08-11 Thick film circuit board

Country Status (1)

Country Link
JP (1) JPS6343391A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732147A (en) * 1995-06-07 1998-03-24 Agri-Tech, Inc. Defective object inspection and separation system using image analysis and curvature transformation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732147A (en) * 1995-06-07 1998-03-24 Agri-Tech, Inc. Defective object inspection and separation system using image analysis and curvature transformation
US5960098A (en) * 1995-06-07 1999-09-28 Agri-Tech, Inc. Defective object inspection and removal systems and methods for identifying and removing defective objects

Similar Documents

Publication Publication Date Title
JPH07201634A (en) Ceramic chip device
JP2789406B2 (en) Circuit board
JPH07336030A (en) Solder land structure for printed circuit board
JPS6343391A (en) Thick film circuit board
JPS63141388A (en) Manufacture of thick film circuit board
JP3246166B2 (en) Thin film capacitors
JPS5950596A (en) Chip type electronic part and method of producing same
JPH10233485A (en) Composite chip component
JP2545107B2 (en) Circuit board
JP3022853B2 (en) Circuit board
JPS6347248B2 (en)
JPH06152114A (en) Electric circuit wiring board, manufacture thereof and electric circuit device
JPH0640562B2 (en) Hybrid integrated circuit device
JP2842013B2 (en) Hybrid integrated circuit device
JP2960690B2 (en) Circuit board
JPS6334997A (en) Leading-out terminal pattern
JP3005615U (en) Capacitor array
JP2568044Y2 (en) Electronic components
JPH10199745A (en) Surface mounted electronic part and circuit board and mounting method
JPH1098244A (en) Thick-film circuit board and its manufacture
JPS582066Y2 (en) multilayer wiring board
JPS6149491A (en) Ceramic multilayer circuit board
JPH0125491Y2 (en)
JPS5917294A (en) Composite laminated ceramic part and method of producing same
JPS5873196A (en) Multilayer circuit board