JPS6341075A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6341075A JPS6341075A JP18545386A JP18545386A JPS6341075A JP S6341075 A JPS6341075 A JP S6341075A JP 18545386 A JP18545386 A JP 18545386A JP 18545386 A JP18545386 A JP 18545386A JP S6341075 A JPS6341075 A JP S6341075A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- recess
- electrode
- gate
- deeper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000010410 layer Substances 0.000 claims abstract description 22
- 239000002344 surface layer Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 abstract description 11
- 239000007772 electrode material Substances 0.000 abstract description 4
- 239000002253 acid Substances 0.000 abstract description 3
- 230000007257 malfunction Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 238000009412 basement excavation Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 241001494479 Pecora Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、ゲートターンオフサイリスタ （以下ＧＴＯ
と略す）やパワートランジスタなど、電流を遮断する機
能をもち、半導体基板の表面層とそれに隣接する層に設
けられる電極面間に段差を有する半導体装置の製造方法
に関する。
と略す）やパワートランジスタなど、電流を遮断する機
能をもち、半導体基板の表面層とそれに隣接する層に設
けられる電極面間に段差を有する半導体装置の製造方法
に関する。
電流の遮断機能をもつ半導体装置は、電２Ｉ！遮断時間
が短いことが要求される。第２図はＧＴＯを示し、＋８
１は部分断面図、山）は平面図である。半δ体基板ｌは
ｐ型エミッタｐｔ＋ ｎ型ベースｎｌ＋ｐＨベースｐ
＊＋ｎ型エミンタｎ１の４Ｎからなり、半導体に近い熱
膨張係数を持つモリブデンなどからなる支持板２にろう
材３で固着されている。 基板ｌの上面には９１層に達する深さｄの凹部が形成さ
れ、その底面においてゲート１掻４がｐ。 層に被着し、ｎｔＷ１表面にはカソード電極５が被着し
ている。カソード電極５には接触電橋ｖｉ、６が接触す
る。 電流遮断はΔｔの下からゲート１掻４に電流担体を引出
すことにより行われるので、ｎＥＪＩの中心からゲート
電極迄の距離は短い方が望ましい。 このため一般にカソード電１５は第２図（ｂｌに示すよ
うに細い帯状とされ、ゲート１掻４がカソードを極を取
囲むように配置されるのが９通である。 図示しないがゲート端子はゲート１掻の一部に設けられ
、外部ゲート導線と接続される。 カソード電極５の全面に接触量掻板６を１くのは、細い
カソード電極５をｔ流が横に流れて電圧降下を生しるの
を防ぐためと半３体基４１ｉ １の内部で生じた情を有
効に外方へ伝えるためであり、電力用の半導体装Ｍで一
般的に行われる方法である。 この時、ゲート電極４とカソード電極５との間に設けら
れる段差により、画電極が接触Ｔ！電極板で短絡される
ことがない。ＧＴＯとしてはカソード電Ｐｊ５をゲート
電極４より高（構成する方が逆の場合より一般的である
。 第２図に示したＧＴＯの構造を形成する方法は次のよう
な手ｊ頃をとるのが一般的である。すなわち、基板１に
ｐｎｐｎ４層梼遣を形成したのち、カソード部をマスク
で覆ってゲート部の堀下げを行い、そのあとゲート電極
４．カソードを極５を形成する。ここでカソード部のマ
スキングにはホトエツチング技術を使い、マスク材とし
て酸化膜。 窒化膜またはホトレジスト等を用いるのが一般的である
が、このようなマスク材には少数ではあるがマスク材自
体に起因するかあるいは後のホトエツチング工程で住し
るピンホールという欠陥を含んでいる。このピンホール
がカソード部上のマスクにあれば、次工程のゲート部堀
下げ工程によってカソード部に第３図のような陥入部７
を生し、その後のカソード電極５の形成時に電極材料が
この陥入部７に入ってｎｔ層とｐｍｌｌｉとが短絡され
る。この結果、半導体装置はこの部分で電流遮断ができ
ず、不良となる。ピンホールの数は少なくても、多数に
分割されたカソードのうち１箇所でも短絡があれば不良
となるので無視は出来ない。
が短いことが要求される。第２図はＧＴＯを示し、＋８
１は部分断面図、山）は平面図である。半δ体基板ｌは
ｐ型エミッタｐｔ＋ ｎ型ベースｎｌ＋ｐＨベースｐ
＊＋ｎ型エミンタｎ１の４Ｎからなり、半導体に近い熱
膨張係数を持つモリブデンなどからなる支持板２にろう
材３で固着されている。 基板ｌの上面には９１層に達する深さｄの凹部が形成さ
れ、その底面においてゲート１掻４がｐ。 層に被着し、ｎｔＷ１表面にはカソード電極５が被着し
ている。カソード電極５には接触電橋ｖｉ、６が接触す
る。 電流遮断はΔｔの下からゲート１掻４に電流担体を引出
すことにより行われるので、ｎＥＪＩの中心からゲート
電極迄の距離は短い方が望ましい。 このため一般にカソード電１５は第２図（ｂｌに示すよ
うに細い帯状とされ、ゲート１掻４がカソードを極を取
囲むように配置されるのが９通である。 図示しないがゲート端子はゲート１掻の一部に設けられ
、外部ゲート導線と接続される。 カソード電極５の全面に接触量掻板６を１くのは、細い
カソード電極５をｔ流が横に流れて電圧降下を生しるの
を防ぐためと半３体基４１ｉ １の内部で生じた情を有
効に外方へ伝えるためであり、電力用の半導体装Ｍで一
般的に行われる方法である。 この時、ゲート電極４とカソード電極５との間に設けら
れる段差により、画電極が接触Ｔ！電極板で短絡される
ことがない。ＧＴＯとしてはカソード電Ｐｊ５をゲート
電極４より高（構成する方が逆の場合より一般的である
。 第２図に示したＧＴＯの構造を形成する方法は次のよう
な手ｊ頃をとるのが一般的である。すなわち、基板１に
ｐｎｐｎ４層梼遣を形成したのち、カソード部をマスク
で覆ってゲート部の堀下げを行い、そのあとゲート電極
４．カソードを極５を形成する。ここでカソード部のマ
スキングにはホトエツチング技術を使い、マスク材とし
て酸化膜。 窒化膜またはホトレジスト等を用いるのが一般的である
が、このようなマスク材には少数ではあるがマスク材自
体に起因するかあるいは後のホトエツチング工程で住し
るピンホールという欠陥を含んでいる。このピンホール
がカソード部上のマスクにあれば、次工程のゲート部堀
下げ工程によってカソード部に第３図のような陥入部７
を生し、その後のカソード電極５の形成時に電極材料が
この陥入部７に入ってｎｔ層とｐｍｌｌｉとが短絡され
る。この結果、半導体装置はこの部分で電流遮断ができ
ず、不良となる。ピンホールの数は少なくても、多数に
分割されたカソードのうち１箇所でも短絡があれば不良
となるので無視は出来ない。
本発明は、表面層を選択拡散により局部的に、かつ段差
の高さより深く形成したのち、表面石９Ｎ域の間に介在
する隣接層を段差分だけ堀下げ、各表面層領域の側面を
露出させるもので、この結果掘下げ時のマスクにピンホ
ールがあっても、ピンホールを通して堀下げられる部分
は表面層の内部で止まるため層間の短絡が止せず上記の
目的が達成される。
の高さより深く形成したのち、表面石９Ｎ域の間に介在
する隣接層を段差分だけ堀下げ、各表面層領域の側面を
露出させるもので、この結果掘下げ時のマスクにピンホ
ールがあっても、ピンホールを通して堀下げられる部分
は表面層の内部で止まるため層間の短絡が止せず上記の
目的が達成される。
以下、第２図と共通の部分に同一の符号を付した第１図
を引用して本発明の一実施例について説 〜ド電掻の設
けられる位置に選択拡散により形成する。この拡散潔さ
Ｄは、ゲート電極の設けられる凹部の深さｄより深くす
る。このあと、第１図（ｂｌに示すようにマスク材８、
例えば酸化膜、窒化膜。 ホトレジスト等によって局部的に被覆し、ゲート部の堀
下げ工程を行う、堀下げを化学エツチングによって行う
とすれば、硝酸、弗Ｍ１酢酸の混酸等が用いられる。こ
れにより第１図（Ｃ１に示すように凹部９が生ずる。こ
の際凹部９は、２８層のれ。 層にはさまれた部分を除去してｎ、層の側面が露出する
ように形成される。 以上の工程において、第１図ｆｄｌに示すようにマスク
材８にピンホールｌＯがあった場合、ピンホールから、
例えば上記の混酸が下方に浸透し、その下方の半４体基
板１に陥入部７を開けたとしても、ゲート部となる凹部
９より深（エツチングされないので２８層まで達しない
、従って、その後カソード電Ｖｉ５を、例えば金属蒸着
により成膜した際に、第１図（１１１に示すように陥入
部７に電極材料が入っても、ｎ０層とｐａｌが短絡され
ることはない。 以上の実施例はＧＴＯについて述べたが、エミフタ層の
電極面とベース層の電極面との間に段差を設けてエミッ
タ電極に共通電極板に接触させるパワートランジスタに
おいても同様に実施できる。 【発明の効果］ 本発明によれば、表面層の電極面と隣接層の電極面との
間に段差を設けるための堀下げ深さよりも深く表面石を
選択拡散で形成し、表面層の存在しない領域で堀下げを
行うことにより、マスク材にピンホールがあって堀下げ
の際にピンホールを通じて形成される陥入部に電極材料
が侵入することがあっても短絡を生ずることがなくなる
。これにより不良の発生が回避されるので、Ｇ′Ｆ○、
パワートランジスタのような電流の遮断機能をもつ半導
体装Ｅのコストダウンに極めて存効である。 ４．１ｌｉｌｉ１面の顛単な説明 第１ＵｉＪは本発明のＧＴＯにおける一実施例の工程を
順に示し、ｔａ＋、 （ｂｌ、 （ｅｌは正常な個所に
ついての断面図、 ＋ｄ＋、 （ｅｌはマスク材にとン
ホールがある場合の断面図、第２図は従来のＧＴＯを示
し、ｆａ＋は断面図、（ｂ）は平面図、第３図は第２図
のＧＴＯにおいて生ずる短絡部の断面図である。 に半導体基板、４ニゲート電極、５：カソード電極、８
：マスク材、９：凹部。 １、、−８τズ７才才 （０） へ羊■基不文
（ｂ）（Ｃ）（ｄ） （ｅ） 第１図
を引用して本発明の一実施例について説 〜ド電掻の設
けられる位置に選択拡散により形成する。この拡散潔さ
Ｄは、ゲート電極の設けられる凹部の深さｄより深くす
る。このあと、第１図（ｂｌに示すようにマスク材８、
例えば酸化膜、窒化膜。 ホトレジスト等によって局部的に被覆し、ゲート部の堀
下げ工程を行う、堀下げを化学エツチングによって行う
とすれば、硝酸、弗Ｍ１酢酸の混酸等が用いられる。こ
れにより第１図（Ｃ１に示すように凹部９が生ずる。こ
の際凹部９は、２８層のれ。 層にはさまれた部分を除去してｎ、層の側面が露出する
ように形成される。 以上の工程において、第１図ｆｄｌに示すようにマスク
材８にピンホールｌＯがあった場合、ピンホールから、
例えば上記の混酸が下方に浸透し、その下方の半４体基
板１に陥入部７を開けたとしても、ゲート部となる凹部
９より深（エツチングされないので２８層まで達しない
、従って、その後カソード電Ｖｉ５を、例えば金属蒸着
により成膜した際に、第１図（１１１に示すように陥入
部７に電極材料が入っても、ｎ０層とｐａｌが短絡され
ることはない。 以上の実施例はＧＴＯについて述べたが、エミフタ層の
電極面とベース層の電極面との間に段差を設けてエミッ
タ電極に共通電極板に接触させるパワートランジスタに
おいても同様に実施できる。 【発明の効果］ 本発明によれば、表面層の電極面と隣接層の電極面との
間に段差を設けるための堀下げ深さよりも深く表面石を
選択拡散で形成し、表面層の存在しない領域で堀下げを
行うことにより、マスク材にピンホールがあって堀下げ
の際にピンホールを通じて形成される陥入部に電極材料
が侵入することがあっても短絡を生ずることがなくなる
。これにより不良の発生が回避されるので、Ｇ′Ｆ○、
パワートランジスタのような電流の遮断機能をもつ半導
体装Ｅのコストダウンに極めて存効である。 ４．１ｌｉｌｉ１面の顛単な説明 第１ＵｉＪは本発明のＧＴＯにおける一実施例の工程を
順に示し、ｔａ＋、 （ｂｌ、 （ｅｌは正常な個所に
ついての断面図、 ＋ｄ＋、 （ｅｌはマスク材にとン
ホールがある場合の断面図、第２図は従来のＧＴＯを示
し、ｆａ＋は断面図、（ｂ）は平面図、第３図は第２図
のＧＴＯにおいて生ずる短絡部の断面図である。 に半導体基板、４ニゲート電極、５：カソード電極、８
：マスク材、９：凹部。 １、、−８τズ７才才 （０） へ羊■基不文
（ｂ）（Ｃ）（ｄ） （ｅ） 第１図
Claims (1)
- １）半導体基板の表面層とそれに隣接する層に設けられ
る電極面間に段差を有するものを製造するに際し、表面
層を選択拡散により局部的に、かつ段差の高さより深く
形成したのち、表面層領域の間に介在する隣接層を段差
分だけ堀下げ、各表面層領域の側面を露出させることを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18545386A JPS6341075A (ja) | 1986-08-07 | 1986-08-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18545386A JPS6341075A (ja) | 1986-08-07 | 1986-08-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6341075A true JPS6341075A (ja) | 1988-02-22 |
Family
ID=16171060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18545386A Pending JPS6341075A (ja) | 1986-08-07 | 1986-08-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6341075A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111064A (en) * | 1980-12-27 | 1982-07-10 | Mitsubishi Electric Corp | Gate turn-off thyristor |
| JPS5812360A (ja) * | 1981-07-14 | 1983-01-24 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1986
- 1986-08-07 JP JP18545386A patent/JPS6341075A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111064A (en) * | 1980-12-27 | 1982-07-10 | Mitsubishi Electric Corp | Gate turn-off thyristor |
| JPS5812360A (ja) * | 1981-07-14 | 1983-01-24 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4023195A (en) | MOS field-effect transistor structure with mesa-like contact and gate areas and selectively deeper junctions | |
| US4647958A (en) | Bipolar transistor construction | |
| US4631568A (en) | Bipolar transistor construction | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| JPH06103745B2 (ja) | 集積回路素子 | |
| US4713355A (en) | Bipolar transistor construction | |
| JPS6341075A (ja) | 半導体装置の製造方法 | |
| JPS5852817A (ja) | 半導体装置及びその製造方法 | |
| JPH07235660A (ja) | サイリスタの製造方法 | |
| JPH0661481A (ja) | Ｍｏｓ型半導体装置 | |
| US6890826B2 (en) | Method of making bipolar transistor with integrated base contact and field plate | |
| US5229313A (en) | Method of making a semiconductor device having multilayer structure | |
| JP3421588B2 (ja) | 半導体装置およびその製造方法 | |
| US7242036B1 (en) | Semiconductor element | |
| JP2695812B2 (ja) | 半導体装置 | |
| JPH01133362A (ja) | トランジスタ | |
| JPS61292368A (ja) | 半導体装置の製造方法 | |
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| JPS581542B2 (ja) | 半導体集積回路の製造方法 | |
| EP0420164A1 (en) | Bipolar power semiconductor device and method for making the same | |
| JP3340809B2 (ja) | 縦型半導体素子及びその製造方法 | |
| JPS6132818B2 (ja) | ||
| JPH03268433A (ja) | 半導体装置 | |
| JP3226528B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0669092B2 (ja) | ゲ−トタ−ンオフサイリスタの製造方法 |