JPS6341074B2 - - Google Patents
Info
- Publication number
- JPS6341074B2 JPS6341074B2 JP54097263A JP9726379A JPS6341074B2 JP S6341074 B2 JPS6341074 B2 JP S6341074B2 JP 54097263 A JP54097263 A JP 54097263A JP 9726379 A JP9726379 A JP 9726379A JP S6341074 B2 JPS6341074 B2 JP S6341074B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- time
- power
- random access
- time data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004397 blinking Effects 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Landscapes
- Electric Clocks (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は商用交流電圧の交番回数を計数して時
刻表示を行う時刻表示装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a time display device that displays the time by counting the number of alternating cycles of a commercial AC voltage.
第１図は従来の時刻表示装置を示すブロツク図
である。図において電源入力端子９から入力され
た商用電源の周波数を検知回路１０を介してマイ
クロコンピユータ３に入力する。マイクロコンピ
ユータ３の内部では中央演算装置３ｃ（以下CPU
と略記する）がリードオンリーメモリ３ｂ（以下
ROMと略記する）に書きこまれた内容によつて
時刻を計算し結果をランダムアクセスメモリ３ａ
（以下RAMと略記する）に書きこむ。 FIG. 1 is a block diagram showing a conventional time display device. In the figure, the frequency of a commercial power source input from a power input terminal 9 is input to the microcomputer 3 via a detection circuit 10. Inside the microcomputer 3, there is a central processing unit 3c (hereinafter referred to as CPU).
) is the read-only memory 3b (hereinafter abbreviated as
The time is calculated based on the contents written in the ROM (abbreviated as ROM) and the result is stored in the random access memory 3a.
(hereinafter abbreviated as RAM).
このRAM３ａの内容はデコーダ２によつて時
刻表示信号に変換され時刻表示素子１により表示
される。この例において電源がしや断され、その
後復帰した場合、電源回路８の出力が保持されて
いれば表示される時刻は停電時間分遅れたままの
表示となる。また電源回路８の出力が保持されて
いない場合はRAM３ａの内容は消去されており
表示される文字は不定となるが通常はこの問題を
さけるためROM３ｂであらかじめRAM３ａの
内容が消去されている場合、表示文字を特定文字
に指定するよう構成している。 The contents of this RAM 3a are converted into a time display signal by the decoder 2 and displayed by the time display element 1. In this example, when the power is briefly turned off and then restored, if the output of the power supply circuit 8 is maintained, the displayed time will remain delayed by the power outage time. Furthermore, if the output of the power supply circuit 8 is not held, the contents of the RAM 3a are erased and the displayed characters become undefined, but normally to avoid this problem, if the contents of the RAM 3a are erased in advance in the ROM 3b, The display character is configured to be specified as a specific character.
なお、図において、３ｄはマイクロコンピユー
タ３の入出力回路、４は操作入力部、５は定電圧
回路、６は電源端子である。 In the figure, 3d is an input/output circuit of the microcomputer 3, 4 is an operation input section, 5 is a constant voltage circuit, and 6 is a power supply terminal.
以上述べた従来例では次の欠点があつた。即ち
表示すべき状態として通常の時刻表示動作（電源
しや断がなくRAM３ａには正しい時刻が書かれ
ている）を行う１状態と電源しや断時間分の遅れ
のある時刻表示動作（RAM３ａには電源しや断
時の時刻が書かれている）を行う第２状態と初期
電源投入状態即ちRAM３ａの内容が消えている
場合の時刻表示動作を行う第３状態とがあり、こ
れら３状態のうち第１状態と第２状態とは見かけ
上区別がつかないという欠点がある。この欠点は
特にデイジタル時計の時刻を基準としたプログラ
ムタイマー装置などで重大である。即ちプログラ
ムタイマー装置などでは使用者が第１図中の操作
入力部４からプログラムを入力するが、このプロ
グラム内容は上記の時刻表示内容と同様RAM３
ａに書き込まれ、現在の時刻とプログラムした時
刻の比較により動作を行うようにしていることが
多く、この場合タイマー動作時刻が狂うことにな
る。また第３状態の時に特定の時刻を点滅表示さ
せる様にすると、短時間の停電の時にも常に全デ
ータを特定の時刻から設定し直さなければならな
くなり、使いにくい物となつてしまう。 The conventional example described above has the following drawbacks. In other words, there are two states that should be displayed: a normal time display operation (the correct time is written in RAM 3a without power interruption), and a time display operation with a delay equal to the power interruption time (RAM 3a contains the correct time). There are two states: a second state in which the time when the power is turned on or off is written), and a third state in which the time is displayed when the initial power is turned on, that is, when the contents of the RAM 3a are erased. The disadvantage is that the first state and the second state are apparently indistinguishable. This drawback is particularly serious in program timer devices based on the time of a digital clock. In other words, in a program timer device, etc., the user inputs a program from the operation input section 4 shown in FIG.
In many cases, the operation is performed by comparing the current time and the programmed time, and in this case, the timer operation time will be incorrect. Furthermore, if a specific time is displayed blinking in the third state, all data must be reset from the specific time even in the event of a short power outage, making it difficult to use.
本発明の目的は停電があつたことを確実に認識
させられると共に、短時間の停電では停電直前の
時刻データから設定し直すだけですむ時刻表示装
置を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a time display device that can reliably recognize the occurrence of a power outage and, in the event of a short power outage, requires only resetting from the time data immediately before the power outage.
本発明では、電源しや断状態が発生すると
RAMに供給されるメモリ駆動電圧だけを保持す
るようにして電源しや断状態における電力消費を
軽減し、これによりRAM内容ができるだけ長く
保持されるようにし、さらに電源復帰時には保持
されたメモリ駆動電圧を検出してRAM内容が保
持されているか否かを判別して、その判別結果に
応じて電源復帰時の初期表示時刻を異ならせると
ともに、電源しや断状態が発生したことを表示す
る。 In the present invention, when a power failure occurs,
Reduces power consumption in power-off conditions by retaining only the memory drive voltage supplied to RAM, thereby ensuring that RAM contents are retained as long as possible, and retaining the memory drive voltage when power is restored. is detected to determine whether the RAM contents are retained, and depending on the determination result, the initial display time when the power is restored is varied, and the occurrence of a power-off state is displayed.
以下本発明を第２図とともに説明する。 The present invention will be explained below with reference to FIG.
第２図は本発明による時刻表示装置の一実施例
を示すブロツク図である。図において１は時刻表
示素子、２はマイクロコンピユータ３の出力を変
換して時刻表示素子に入力を与えるデコーダ、４
は時刻表示素子の表示設定および修正などの制御
を行なう操作入力部、５′はマイクロコンピユー
タ３に電源電圧を与える定電圧回路、６はマイク
ロコンピユータ３の電源端子、７は電源オン、オ
フ時のマイクロコンピユータ３の動作を制御する
制御回路、８は本装置の電源回路、９は商用電源
の入力端子、１０は商用電源周波数を検知しマイ
クロコンピユータ３に時刻表示信号を加える電源
周波数検知回路、１１はマイクロコンピユータ３
の電源電圧を検出し、該電圧値によりマイクロコ
ンピユータ３にリセツトパルスを加えるか否かを
実行するリセツト回路である。本回路においてマ
イクロコンピユータ３内のRAM３ａは電源端子
６に加える電圧がある値（以下VHと略す）以上
の時は、RAM３ａに書き込まれた内容を保持
し、該電圧がVH以下になると内容が不完全にな
るものである。ここで通電時はマイクロコンピユ
ータ３の電源電圧＞VHの関係にある。以上の構
成において通電状態から電源がしや断された場
合、電源回路８の出力電圧は瞬時に立ち下がり制
御回路７の働きによりマイクロコンピユータ３の
動作は停電させられる。同時に時刻表示素子１及
びデコーダ２、電源周波数検知回路１０も動作を
停止するため時計表示はされなくなる。定電圧回
路５′はコンデンサを含み、その立ち下り時間は、
電源回路８の立ち下り時間より充分大きく設定さ
れており、又マイクロコンピユータ３は制御回路
７の働きにより動作を停止しているため、その消
費電力は充分に小さくなつており、したがつてマ
イクロコンピユータ３内のRAM３ａの内容は電
源端子６の電圧がVHに下がるまで保持される。
電源しや断後電源端子６の電圧がVH以上の時間
内に電源が復帰した場合リセツト回路７からリセ
ツトパルスは発生されず、かつマイクロコンピユ
ータ３内のRAM３ａの内容は保持されたままな
ので制御回路７の働きによりマイクロコンピユー
タ３は時刻表示素子１が電源しや断開始時刻を表
示し点滅するよう出力を発生する。又電源しや断
時間が長く電源端子６の電圧がVH以下になつた
時はRAM３ａの内容は不完全となる。この状態
で電源が復帰した場合は、リセツト回路７にリセ
ツトパルスが発生しマイクロコンピユータ３に加
えられる。したがつてマイクロコンピユータ３の
動作は初期設定状態となり、時刻表示素子１に一
定の表示で点滅するような信号を出力する。 FIG. 2 is a block diagram showing one embodiment of a time display device according to the present invention. In the figure, 1 is a time display element, 2 is a decoder that converts the output of the microcomputer 3 and provides input to the time display element, and 4
5' is a constant voltage circuit that provides power supply voltage to the microcomputer 3; 6 is a power supply terminal for the microcomputer 3; 7 is a terminal for turning on and off the power. A control circuit for controlling the operation of the microcomputer 3, 8 a power supply circuit for the device, 9 an input terminal for a commercial power supply, 10 a power frequency detection circuit that detects the commercial power frequency and applies a time display signal to the microcomputer 3, 11 is microcomputer 3
This is a reset circuit that detects the power supply voltage of the microcomputer 3 and determines whether or not to apply a reset pulse to the microcomputer 3 based on the detected voltage value. In this circuit, the RAM 3a in the microcomputer 3 retains the content written in the RAM 3a when the voltage applied to the power supply terminal 6 exceeds a certain value (hereinafter abbreviated as V H ), and when the voltage becomes below V H , the content is retained. becomes incomplete. Here, when electricity is applied, the relationship is that the power supply voltage of the microcomputer 3> VH . In the above configuration, when the power is suddenly cut off from the energized state, the output voltage of the power supply circuit 8 instantly falls, and the operation of the microcomputer 3 is interrupted by the action of the control circuit 7. At the same time, the time display element 1, decoder 2, and power frequency detection circuit 10 also stop operating, so that no clock is displayed. The constant voltage circuit 5' includes a capacitor, and its fall time is
The power consumption is set sufficiently larger than the fall time of the power supply circuit 8, and since the microcomputer 3 stops operating due to the action of the control circuit 7, its power consumption is sufficiently small. The contents of RAM 3a in RAM 3 are held until the voltage at power supply terminal 6 drops to VH .
If the power is restored within the time when the voltage at the power supply terminal 6 is equal to or higher than V H after the power is turned off, the reset pulse is not generated from the reset circuit 7, and the contents of the RAM 3a in the microcomputer 3 are retained, so control is not performed. Through the action of the circuit 7, the microcomputer 3 generates an output so that the time display element 1 displays the power-off start time and blinks. Furthermore, if the power supply is interrupted for a long time and the voltage at the power supply terminal 6 falls below VH , the contents of the RAM 3a will be incomplete. When the power is restored in this state, a reset pulse is generated in the reset circuit 7 and applied to the microcomputer 3. Therefore, the operation of the microcomputer 3 becomes the initial setting state, and outputs a signal that causes the time display element 1 to blink at a constant display.
以上述べたように本発明により、偶然の電源し
や断により装置の動作が一時停止し、再び電源が
復帰した場合、電源しや断状態の発生を表示する
とともに比較的短い電源しや断期間に対しては
RAM３の内容が保持されるようにしたので、電
源遮断の度に全てのデータを最初から設定し直す
必要がなくなる。 As described above, according to the present invention, when the operation of the device is temporarily stopped due to an accidental power outage, and the power is restored again, the occurrence of the power outage state is displayed, and the power outage period is relatively short. For
Since the contents of RAM3 are retained, there is no need to reset all data from the beginning every time the power is turned off.
第１図は従来の時刻表示装置を示すブロツク
図、第２図は本発明による時刻表示装置の一実施
例を示すブロツク図である。
５，５′……定電圧回路、７……制御回路、１
１……リセツト回路。
FIG. 1 is a block diagram showing a conventional time display device, and FIG. 2 is a block diagram showing an embodiment of the time display device according to the present invention. 5, 5'... Constant voltage circuit, 7... Control circuit, 1
1...Reset circuit.
Claims (1)
タを発生するデジタルデータ処理手段と、発生さ
れた時刻データが記憶されるランダムアクセスメ
モリと、記憶された時刻データに応じて時刻表示
を行なう時刻表示手段と、商用交流電圧の供給停
止の際前記ランダムアクセスメモリに記憶された
時刻データを保持するために、前記ランダムアク
セスに供給されるメモリ駆動電圧を持続させる電
圧持続手段と、商用交流電圧が供給停止状態から
通電状態へ復帰したときに、前記メモリ駆動電圧
と所定電圧を比較し、前記メモリ駆動電圧が所定
電圧以上の時は前記ランダムアクセスメモリに記
憶された時刻データを点滅表示し、前記メモリ駆
動電圧が所定電圧以下の時は前記ランダムアクセ
スメモリに予め定められたデータを記憶させ、記
憶された時刻データを点滅表示する制御手段を備
えたことを特徴とする時刻表示装置。1. A digital data processing means that counts the number of alternations of commercial AC voltage and generates time data, a random access memory that stores the generated time data, and a time display that displays the time according to the stored time data. voltage sustaining means for sustaining the memory drive voltage supplied to the random access memory in order to retain the time data stored in the random access memory when the supply of the commercial AC voltage is stopped; When returning from the stopped state to the energized state, the memory drive voltage is compared with a predetermined voltage, and when the memory drive voltage is equal to or higher than the predetermined voltage, the time data stored in the random access memory is displayed blinking, and the memory A time display device comprising: control means for storing predetermined data in the random access memory and displaying the stored time data in a blinking manner when a driving voltage is below a predetermined voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9726379A JPS5622492A (en) | 1979-08-01 | 1979-08-01 | Time display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9726379A JPS5622492A (en) | 1979-08-01 | 1979-08-01 | Time display unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5622492A JPS5622492A (en) | 1981-03-03 |
| JPS6341074B2 true JPS6341074B2 (en) | 1988-08-15 |
Family
ID=14187646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9726379A Granted JPS5622492A (en) | 1979-08-01 | 1979-08-01 | Time display unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5622492A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4929870A (en) * | 1972-07-13 | 1974-03-16 |
-
1979
- 1979-08-01 JP JP9726379A patent/JPS5622492A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4929870A (en) * | 1972-07-13 | 1974-03-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5622492A (en) | 1981-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180196500A1 (en) | Semiconductor device with power on reset circuitry | |
| JPH0630541B2 (en) | Operation stop and reset circuit device | |
| JPS62239221A (en) | Word processor | |
| JPS62143153A (en) | Controller for central processing unit | |
| JPS6341074B2 (en) | ||
| JPH0460245B2 (en) | ||
| JPH06282361A (en) | Data protecting device for electronic apparatus | |
| JP2899237B2 (en) | CPU monitoring device | |
| JP3053270B2 (en) | Power supply backup method and device | |
| JPH037963B2 (en) | ||
| JP2982294B2 (en) | Instantaneous power failure time detection method for programmable controller | |
| JPS62222318A (en) | Information processor | |
| RU1797122C (en) | Device for restart and testing power supply of microcomputer | |
| JP2892208B2 (en) | Memory backup circuit | |
| JPS59158420A (en) | Reset circuit of microcomputer | |
| JPS61114325A (en) | Timing signal controller | |
| KR100459225B1 (en) | Processor Having Frame Structure | |
| KR100312043B1 (en) | auto reset methode and apparatus of ECR | |
| JPH08190446A (en) | Backup system for microcomputer | |
| JPS60238947A (en) | Malfunction detecting circuit of microprocessor | |
| KR940000128A (en) | Controller | |
| JPH01195559A (en) | Back-up memory for electronic equipment | |
| JP2731386B2 (en) | Control device | |
| KR890003751B1 (en) | Reset data protect and autorestart circuits in system by microprocessor | |
| JP2871787B2 (en) | Integration counter |