JPH037963B2 - - Google Patents
Info
- Publication number
- JPH037963B2 JPH037963B2 JP59096502A JP9650284A JPH037963B2 JP H037963 B2 JPH037963 B2 JP H037963B2 JP 59096502 A JP59096502 A JP 59096502A JP 9650284 A JP9650284 A JP 9650284A JP H037963 B2 JPH037963 B2 JP H037963B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- terminal device
- circuit
- portable terminal
- battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000001960 triggered effect Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は携帯型端末装置に係り、特に常時バツ
テリ電圧が印加されているCMOS集積回路で構
成された携帯型端末装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a portable terminal device, and more particularly to a portable terminal device configured with a CMOS integrated circuit to which a battery voltage is constantly applied.
一般的な携帯型端末装置は、第１図にその外観
を示すように、外からみるとプリンタ２、液晶表
示器３、キーボード４、上位計算機とリンケージ
するためのインターフエイスコネクタ５等から成
つている。そしてその内部のデータ用RAM（電
源を切るとその内容も消えてしまう）のバツクア
ツプ用電源と制御回路の電源を同一のものにする
ためと、電源スイツチ切り忘れによるバツテリの
浪費防止と、データ処理中に電源スイツチを切つ
たときの回路の誤動作を防止するために、手動操
作による電源スイツチを設けないものが多かつ
た。このように電源スイツチを設けない場合の制
御ブロツクの従来例を第２図に示す。同図におい
て、端末全体の制御はマイクロプロセツサ６によ
り行われ、各回路への電力はバツテリ７から供給
される。割込制御回路８は各入出力回路から発せ
られる割込要求信号を選択し、マイクロプロセツ
サ６がこれを読み出すことによつて割込が行われ
る。割込要因は、第２図の場合、キーボード４を
キーインしたときに発せられるキーイン割込信号
３１、シリアルインターフエース回路１２より発
せられる伝送割込信号３４、バツテリ７の電圧が
4.5Vになつたときにバツテリアラーム回路９か
ら発せられるバツテリアラーム割込信号３６、プ
リンタ２からのデータ転送要求割込信号３５の４
つがある。ROM１０は端末の制御を行うための
プログラムを格納するものである。RAM１１
は、シリアルインターフエース回路１２あるいは
キーボード４より入力されたデータを格納すると
ころである。リアルタイムクロツク１４は、マイ
クロプロセツサ６とは独立して実時間をカウント
するもので、必要に応じてマイクロプロセツサが
実時間を読みとる。液晶表示器３は必要に応じて
データあるいは端末の内部状態を表示するもので
ある。キーボード制御回路１５はキーボード４の
あるキーがキーインされたときに、割込制御回路
８に対して割込要求信号３１を発し、キーボード
４の状態をマイクロプロセツサ６が読みとれる形
に変換するものである。キーインタイムアウト検
出回路１６は、キーボード制御回路１５から発せ
られるキーイン割込信号３１によつて起動して、
クロツク回路１７の動作を開始させるものであ
る。クロツク回路１７は装置全体にクロツク信号
を供給する。リセツト回路１８は、キーインタイ
ムアウト検出回路１６からの信号を遅延させ、マ
イクロプロセツサ６を所定のプログラムアドレス
から起動させる。キーインタイムアウト検出回路
１６は、動作を開始してからキーインタイムアウ
ト信号を出力する前にキーイン信号が再び入力さ
れた場合は、その時刻からカウントを開始するの
で、タイムアウトの設定時間より短かい時間間隔
でキーイン信号３１が入力されれば、マイクロプ
ロセツサ６は動作しつづける。以上の装置内の集
積回路はシリアルインターフエース回路１２の一
部を除いてすべてCMOS構造のもので構成され
ている。
As shown in Figure 1, a typical portable terminal device, when viewed from the outside, consists of a printer 2, a liquid crystal display 3, a keyboard 4, an interface connector 5 for linking with a host computer, etc. There is. The purpose is to make the backup power supply for the internal data RAM (its contents disappear when the power is turned off) and the power supply for the control circuit the same, to prevent battery wastage due to forgetting to turn off the power switch, and to prevent waste of battery power during data processing. In order to prevent the circuit from malfunctioning when the power switch is turned off, many models do not have a manually operated power switch. A conventional example of a control block without a power switch is shown in FIG. In the figure, the entire terminal is controlled by a microprocessor 6, and power to each circuit is supplied from a battery 7. The interrupt control circuit 8 selects an interrupt request signal issued from each input/output circuit, and the microprocessor 6 reads this signal to perform an interrupt. In the case of FIG. 2, the interrupt factors are a key-in interrupt signal 31 issued when a key is pressed on the keyboard 4, a transmission interrupt signal 34 issued from the serial interface circuit 12, and a voltage of the battery 7.
A battery alarm interrupt signal 36 issued from the battery alarm circuit 9 when the voltage reaches 4.5V, and a data transfer request interrupt signal 35 from the printer 2.
There is one. The ROM 10 stores programs for controlling the terminal. RAM11
This is where data input from the serial interface circuit 12 or the keyboard 4 is stored. The real-time clock 14 counts real time independently of the microprocessor 6, and the microprocessor reads the real time as necessary. The liquid crystal display 3 displays data or the internal state of the terminal as necessary. The keyboard control circuit 15 issues an interrupt request signal 31 to the interrupt control circuit 8 when a certain key on the keyboard 4 is pressed, and converts the state of the keyboard 4 into a form that can be read by the microprocessor 6. It is. The key-in timeout detection circuit 16 is activated by the key-in interrupt signal 31 issued from the keyboard control circuit 15.
This is to start the operation of the clock circuit 17. Clock circuit 17 provides a clock signal to the entire system. Reset circuit 18 delays the signal from key-in timeout detection circuit 16 and causes microprocessor 6 to start from a predetermined program address. If the key-in signal is input again after starting the operation and before outputting the key-in time-out signal, the key-in time-out detection circuit 16 starts counting from that time, so the key-in time-out detection circuit 16 starts counting at a time interval shorter than the time-out setting time. If the key-in signal 31 is input, the microprocessor 6 continues to operate. All of the integrated circuits in the device described above, except for a part of the serial interface circuit 12, are of CMOS structure.
上記構成から成る従来の携帯型端末装置の動作
を第３図を用いて簡単に説明する。クロツク回路
１７の動作が停止している状態では、装置内のす
べての電気信号はハイレベルかロウレベルに固定
されているため、CMOS構造の各回路にはわず
かなリーク電流しか流れず、電源スイツチをオフ
にした状態とほぼ同じになり、且つデータRAM
１１の内容は保持されている。この状態で時刻t1
またはt3にキーインするとクロツク回路１７の動
作が開始し、マイクロプロセツサ６が動作し始
め、少し遅れた時刻t2またはt4にリセツト回路１
８により所定のアドレスからプログラムが起動さ
れる。このとき、キーボードコントロール回路１
５からキーイン割込信号３１が発生しているた
め、マイクロプロセツサ６はキーボードコントロ
ール回路１５を読みどのキーがキーインされたか
を知り、所定の処理を実行する。クロツク回路１
７が動作している間に第３図の時刻t5に於るよう
に再びキーインされると、キーインタイムアウト
検出回路１６はその時点から起動され、クロツク
回路１７は動作を続ける。キーインをしない状態
でキーインタイムアウト検出回路１６の設定時間
Ｔを過ぎる（第３図t6，t7）と、クロツク回路１
７の動作は停止しスタンバイ状態となる。 The operation of the conventional portable terminal device having the above configuration will be briefly explained using FIG. 3. When the clock circuit 17 is not operating, all electrical signals within the device are fixed at high or low levels, so only a small leakage current flows through each circuit of the CMOS structure, making it difficult to turn off the power switch. The state is almost the same as when it was turned off, and the data RAM is
The contents of No. 11 are retained. In this state, time t 1
Or, when the key is input at t3 , the clock circuit 17 starts operating, the microprocessor 6 starts operating, and the reset circuit 1 starts operating a little later at time t2 or t4 .
8, the program is started from a predetermined address. At this time, keyboard control circuit 1
Since the key-in interrupt signal 31 is generated from the key-in interrupt signal 31, the microprocessor 6 reads the keyboard control circuit 15, learns which key has been keyed-in, and executes a predetermined process. clock circuit 1
If the key-in is performed again at time t5 in FIG. 3 while the key-in timeout detection circuit 16 is operating, the key-in timeout detection circuit 16 is activated from that point on, and the clock circuit 17 continues to operate. When the set time T of the key-in timeout detection circuit 16 passes without any key-in (t 6 , t 7 in FIG. 3), the clock circuit 1
7 stops and enters a standby state.
キーインタイムアウト検出回路１６とクロツク
回路１７の具体例を第４図に示す。キーインタイ
ムアウト検出はワンシヨツト回路２０によつて行
われる。キーイン割込信号３１によつてワンシヨ
ツト回路２０はトリガされ、クロツク回路１７の
ナンドゲート２３が開かれ動作を開始する。抵抗
２１、及びコンデンサ２２によつて設定された時
間Ｔになるとナンドゲート２３が閉じられクロツ
クは停止する。 A specific example of the key-in timeout detection circuit 16 and the clock circuit 17 is shown in FIG. Key-in timeout detection is performed by a one-shot circuit 20. The one-shot circuit 20 is triggered by the key-in interrupt signal 31, and the NAND gate 23 of the clock circuit 17 is opened to begin operation. When the time T set by the resistor 21 and capacitor 22 is reached, the NAND gate 23 is closed and the clock is stopped.
ところで、以上のような従来の携帯型端末装置
によれば、１回のキーインに対する一連の処理時
間がキーインタイムアウト検出回路１６の設定時
間Ｔによりハード的に固定されてしまい問題があ
つた。通常キーインタイムアウト時間Ｔは１分程
度に設定されるが、プリンタ印字時間やシリアル
データ伝送時間は１分を越えることがしばしばあ
る。この動作時間に応じてタイムアウト検出時間
Ｔを長くしたのでは、他の処理時間の短かい場合
（通常処理時間は数ミリ秒程度である）処理が終
つてからもしばらく動作をつづけるためのバツテ
リが無駄に消費される。又、例えば、スタンバイ
状態のときにバツテリの電圧が低下してバツテリ
アラーム回路９からバツテリアラーム割込が発せ
られても、従来方式によれば装置の起動がキーイ
ンのみでしかできなかつたためにマイクロプロセ
ツサ６は停止しているため、いつバツテリアラー
ムが発生したか判らず、データRAMの内容が保
持されているかどうか装置を動作させてみる迄判
らないという問題があつた。 However, in the conventional portable terminal device as described above, the series of processing time for one key-in is fixed in hardware by the set time T of the key-in timeout detection circuit 16, which poses a problem. Normally, the key-in timeout time T is set to about one minute, but printer printing time and serial data transmission time often exceed one minute. If the timeout detection time T is lengthened according to this operating time, if the other processing time is short (normal processing time is about a few milliseconds), the battery will increase because the operation will continue for a while after the processing is finished. consumed in vain. Also, for example, even if the battery voltage drops during standby and a battery alarm interrupt is issued from the battery alarm circuit 9, the microprocessor is activated because, according to the conventional method, the device could only be started by key-in. Since the setter 6 is stopped, there is a problem in that it is not known when the battery alarm occurs, and it is not known whether the contents of the data RAM are retained until the device is operated.
特公昭56−25703号公報は、再トリガ方式のマ
ルチバイブレータを用い、キーインが一定時間生
じなかつた場合に電源をオフする節電方式におい
て、キーインによりトリガに加えて内部回路から
の出力パルスによりトリガを加える技術を開示す
る。しかし、上記公報記載の技術では、演算時間
の長短に対し、セツトリセツト時間幅を変えるこ
とで対応しており、実際の演算時間とセツトリセ
ツト時間幅との差がある場合には、電力の無駄は
避けられなかつた。 Japanese Patent Publication No. 56-25703 uses a re-trigger type multivibrator to save power by turning off the power if no key-in occurs for a certain period of time. Disclose the technology to add. However, in the technology described in the above publication, the length of the calculation time is dealt with by changing the set-reset time width, and if there is a difference between the actual calculation time and the set-reset time width, waste of power is avoided. I couldn't help it.
本発明の目的は、上記した従来技術の欠点をな
くし、無駄な動作によつてバツテリ電力を浪費せ
ずかつ必要な動作時間の間はタイムアウトせずに
作動し、またスタンバイ状態であつてもバツテリ
アラームにより起動可能なようにした携帯型端末
装置を提供するにある。
It is an object of the present invention to eliminate the above-mentioned drawbacks of the prior art, to operate without wasting battery power through unnecessary operations, to operate without time-out during the required operating time, and to reduce battery power even in standby mode. To provide a portable terminal device which can be activated by an alarm.
本発明は、マイクロプロセツサを含む内部回路
の状態がすべて固定されたスタンバイ状態にある
時にキーボードより何らかの符号がキーインされ
ることによつて制御部がトリガされると動作状態
となり、その後予め定められた設定時間以内に再
び上記制御部がトリガされなかつた時にはスタン
バイ状態へ戻るように構成された携帯型端末装置
に、前記マイクロプロセツサ処理動作中は、プロ
グラムの指定によつて、前記設定時間よりも短い
周期で周期的に上記制御部をトリガするためのソ
フトトリガ信号発生手段を備えたことを特徴とす
る。
According to the present invention, when the control section is triggered by a certain code being keyed in from the keyboard while the internal circuits including the microprocessor are all in a fixed standby state, the control section enters the operating state, and then enters a predetermined state. During the microprocessor processing operation, the portable terminal device, which is configured to return to the standby state if the control section is not triggered again within the set time, is programmed to The present invention is also characterized by comprising soft trigger signal generating means for periodically triggering the control section at short intervals.
第５図及び第６図は本発明の装置の一実施例を
示すもので、第２図の従来例と異るのは、アドレ
スデコーダ１３が設けられ、その出力であるソフ
トトリガ信号３９と割込要求信号３７が従来とは
異るキーインタイムアウト検出回路１６Ａへ入力
されていることと、インターフエイスコネクタ５
Ａから伝送起動要求割込信号３８が出力されてい
ることである（他の割込要因は第２図と同じ）。
他の回路は第２図と同じであつて同じ符号が付さ
れており、動作も同様である。
5 and 6 show an embodiment of the device of the present invention, which differs from the conventional example shown in FIG. 2 in that an address decoder 13 is provided, and the output of the soft trigger signal 39 The input request signal 37 is input to the key-in timeout detection circuit 16A, which is different from the conventional one, and the interface connector 5
A transmission start request interrupt signal 38 is output from A (other interrupt factors are the same as in FIG. 2).
The other circuits are the same as those in FIG. 2, have the same reference numerals, and operate in the same manner.
第６図はキーインタイムアウト検出回路１６Ａ
とクロツク回路１７の詳細を示す。この回路１６
Ａは、第４図のキーインタイムアウト検出回路１
６にオアゲート１９を付加したものである。この
回路１６Ａのキーインタイムアウト時間Ｔは従来
と同じく抵抗器２１、コンデンサ２２により設定
される。しかしプログラムで設定時間を長くする
ソフトトリガ信号３９及びマイクロプロセツサ６
に対する割込要求信号３７がオアゲート１９へ入
力され、その出力とキーイン信号３１が更にオア
されており、その出力の立下りエツジによつて再
トリガ可能なワンシヨツト回路２０は起動され
る。従つて、ワンシヨツト回路２０は、ソフトト
リガ信号３９、割込要求信号３７、キーイン割込
信号３１のいずれによつても起動されてその出力
２８はハイレベルとなりクロツク回路１７が動作
を開始もしくは継続させることができる構成とな
つている。また、インターフエイスコネクタ５Ａ
からの割込信号３８は、端子Ａを例えばローレベ
ルに固定し、コネクタが接続されたらこのローレ
ベルの電圧が信号３８として出力される。 Figure 6 shows the key-in timeout detection circuit 16A.
and details of the clock circuit 17 are shown. This circuit 16
A is the key-in timeout detection circuit 1 in FIG.
6 with an OR gate 19 added thereto. The key-in timeout time T of this circuit 16A is set by a resistor 21 and a capacitor 22 as in the conventional case. However, the soft trigger signal 39 and the microprocessor 6 can be programmed to lengthen the set time.
An interrupt request signal 37 is input to the OR gate 19, and its output and the key-in signal 31 are further ORed, and the retriggerable one-shot circuit 20 is activated by the falling edge of the output. Therefore, the one-shot circuit 20 is activated by any of the soft trigger signal 39, interrupt request signal 37, and key-in interrupt signal 31, and its output 28 becomes high level, causing the clock circuit 17 to start or continue operation. The structure is such that it is possible to do so. Also, interface connector 5A
The interrupt signal 38 from the terminal A is fixed at a low level, for example, and when the connector is connected, this low level voltage is output as the signal 38.
以上の実施例の動作を第７図のタイムチヤート
を用いて説明する。時刻t1，t2に示すようにキー
ボード４をキーインすると、キーボード制御回路
１５からキーイン割込信号３１が発せられると同
時キーインタイムアウト検出回路１６Ａが起動さ
れクロツク回路１７が動作を開始してスタンバイ
状態が解除される。処理時間がタイムアウト設定
時間Ｔより短かいときはそのままの状態にしてお
けばキーインタイムアウト信号によりクロツク回
路１７は停止しふたたびスタンバイ状態となる。
処理時間がタイムアウト設定時間より長ければ、
処理中にある特定のアドレスを設定時間Ｔより短
い周期で周期的にアクセスするようにプログラム
しておき、このアクセスによつてアドレスデコー
ド回路１３が起動され、ここからソフトトリガ信
号３９が発せられてワンシヨツト回路２０が再ト
リガされ（この状況は第７図では示していない）、
タイムアウト設定時間が等価的に長くなる。そし
て処理が終了すれば周期的再トリガも中止するの
で、スタンバイ状態となる。次にプリンタが動作
している時には、プリンタ割込信号３５が時刻t7
〜t10に示したように周期的（その周期もＴより
小、以下同様）にプリンタ側から出力されるよう
にしておき、この信号３５によつてソフトトリガ
と同様ワンシヨツト回路２０を再トリガする。従
つてプリンタが動作している限り端末はスタンバ
イ状態になることはなく、動作が終ればスタンバ
イになる。シリアルインターフエース回路１２が
動作しているときも同様であつて、時刻t3〜t6の
時点に伝送割込信号３４が周期的に発せられるた
め、シリアルインターフエース回路１２が動作し
ている限り端末がスタンバイ状態になることはな
い。端末がスタンバイ状態のときにバツテリアラ
ームが発生した場合（ｔ＝t11）には、バツテリ
アラーム回路９からバツテリアラーム割込信号３
６が発せられ、割込制御回路８からマイクロプロ
セツサ６に対して割込要求信号３７が発せられ
る。この割込要求信号によつてワンシヨツト回路
２０が起動されスタンバイ状態が解除される。従
つてマイクロプロセツサ６は割込要求があるのを
検知し、割込制御回路３を読んでバツテリアラー
ム割込が有るのを知る。このときプリンタにバツ
テリアラーム発生と日付・時刻を印字するプログ
ラムを用意してこれを起動するようにしておけ
ば、バツテリアラームが発生したときに、端末が
だれもいない所に放置されていたとしても、バツ
テリアラーム発生後の経過時間が判るためデータ
RAM１１のデータの保持状態が判る。なおこの
処理に必要な日付・時刻等はリアルタイムクロツ
ク１４をアクセスすることにより知ることができ
る。また、バツテリ７の電圧が低したためこれを
充電するような時には、回路はむろんスタンバイ
状態とされるがこの充電によつて規定電圧以上に
なつたことをバツテリアラーム回路９により検出
した時も当該回路９より割込信号３６を出して装
置をスタンバイ状態から解除し、動作させるよう
にすることもできる。インターフエースコネクタ
５Ａにケーブルを接続した場合には、その接続に
よつて割込信号３８が出力されるから、これによ
つて端末のスタンバイ状態が解除される。そこで
マイクロプロセツサはこの割込みに対してはシリ
アル伝送のためのプログラムを起動することがで
き、このためのキー操作を必要としない。 The operation of the above embodiment will be explained using the time chart shown in FIG. When the keyboard 4 is keyed in as shown at times t 1 and t 2 , the key-in interrupt signal 31 is issued from the keyboard control circuit 15 and at the same time the key-in timeout detection circuit 16A is activated and the clock circuit 17 starts operating to enter the standby state. is released. If the processing time is shorter than the timeout setting time T, if the state is left as is, the clock circuit 17 is stopped by the key-in timeout signal and returns to the standby state.
If the processing time is longer than the timeout setting,
A specific address is programmed to be accessed periodically during processing at a cycle shorter than the set time T, and this access activates the address decoding circuit 13, which issues a soft trigger signal 39. The one-shot circuit 20 is retriggered (this situation is not shown in FIG. 7);
The timeout setting time becomes equivalently longer. Then, when the processing is completed, the periodic retrigger is also stopped, so the system enters a standby state. The next time the printer is operating, the printer interrupt signal 35 is output at time t 7
As shown in ~ t10 , it is output from the printer periodically (the period is also smaller than T, the same applies hereafter), and this signal 35 re-trigger the one-shot circuit 20 in the same way as the soft trigger. . Therefore, as long as the printer is operating, the terminal will not go into standby mode, and will go into standby mode once the printer is finished operating. The same applies when the serial interface circuit 12 is operating, and the transmission interrupt signal 34 is periodically issued from time t3 to t6 , so as long as the serial interface circuit 12 is operating. The device never goes into standby mode. If a battery alarm occurs while the terminal is in standby mode (t=t 11 ), battery alarm interrupt signal 3 is sent from battery alarm circuit 9.
6 is issued, and an interrupt request signal 37 is issued from the interrupt control circuit 8 to the microprocessor 6. The one shot circuit 20 is activated by this interrupt request signal and the standby state is released. Therefore, the microprocessor 6 detects that there is an interrupt request, reads the interrupt control circuit 3, and learns that there is a battery alarm interrupt. At this time, if you prepare a program on the printer that prints the battery alarm occurrence and the date and time and start it, even if the terminal is left unattended when the battery battery alarm occurs. , the data is used to determine the elapsed time after the battery battery alarm occurred.
The state of data held in RAM11 can be determined. Note that the date, time, etc. necessary for this process can be known by accessing the real-time clock 14. In addition, when the voltage of the battery 7 becomes low and the battery is charged, the circuit goes into standby mode, but when the battery alarm circuit 9 detects that the voltage has exceeded the specified voltage due to charging, the circuit goes into standby mode. It is also possible to issue an interrupt signal 36 from 9 to release the device from the standby state and put it into operation. When a cable is connected to the interface connector 5A, an interrupt signal 38 is output due to the connection, thereby canceling the standby state of the terminal. Therefore, the microprocessor can start a program for serial transmission in response to this interrupt, and no key operations are required for this purpose.
本発明によれば、キーインタイムアウトの設定
時間を、プログラム処理時間、入出力装置の応答
時間に応じて必要なだけ等価的に延長することが
できるので、動作時間に制限がなくなると同時
に、プログラム処理終了後や入出力装置の応答終
了後は無駄に動作状態を維持することがなく、不
必要なバツテリの浪費もなくすことができる。
又、スタンバイ状態からの解除手段が、キーボー
トだけでなくバツテリの状態及び外部端子接続に
よつてもできるので、端末の動作を自動的にスタ
ートさせられるという効果がある。
According to the present invention, the setting time of the key-in timeout can be equivalently extended as necessary according to the program processing time and the response time of the input/output device. After the end of the process or after the end of the response of the input/output device, there is no need to maintain the operating state needlessly, and unnecessary waste of battery can be avoided.
Furthermore, since the standby state can be canceled not only by the keyboard but also by the battery status and external terminal connection, there is an advantage that the operation of the terminal can be automatically started.
第１図は一般的な携帯型端末装置の外観図、第
２図は従来の携帯型端末装置の制御ブロツク図、
第３図は第２図の装置の動作タイムチヤート、第
４図は従来のキーインタイムアウト検出回路とク
ロツク回路を示す図、第５図は本発明の一実施例
を示す制御ブロツク図、第６図は本発明のキーイ
ンタイムアウト検出回路とクロツク回路の一実施
例を示す図、第７図は第５図、第６図の実施例の
動作タイムチヤートである。
１……携帯型端未装置、２……プリンタ、４…
…キーボード、５Ａ……インターフエースコネク
タ、６……マイクロプロセツサ、７……バツテ
リ、８……割込制御回路、９……バツテリアラー
ム回路、１２……シリアルインターフエース回
路、１３……アドレスデコード回路、１４……リ
アルタイムクロツク、１５……キーボード制御回
路、１６Ａ……キーインタイムアウト検出回路、
１７……クロツク回路、１８……リセツト回路、
１９……オアゲート、２０……ワンシヨツト回
路、２１……抵抗器、２２……コンデンサ、２３
……ナンドゲート、３７……割込要求信号、３８
……伝送起動要求割込信号、３９……ソフトトリ
ガ信号。
Fig. 1 is an external view of a general portable terminal device, Fig. 2 is a control block diagram of a conventional portable terminal device,
3 is an operation time chart of the device shown in FIG. 2, FIG. 4 is a diagram showing a conventional key-in timeout detection circuit and a clock circuit, FIG. 5 is a control block diagram showing an embodiment of the present invention, and FIG. 6 7 is a diagram showing an embodiment of the key-in time-out detection circuit and clock circuit of the present invention, and FIG. 7 is an operation time chart of the embodiment of FIGS. 5 and 6. 1...portable device, 2...printer, 4...
... Keyboard, 5A ... Interface connector, 6 ... Microprocessor, 7 ... Battery, 8 ... Interrupt control circuit, 9 ... Battery alarm circuit, 12 ... Serial interface circuit, 13 ... Address decoding Circuit, 14...Real time clock, 15...Keyboard control circuit, 16A...Key-in timeout detection circuit,
17...Clock circuit, 18...Reset circuit,
19...OR gate, 20...One shot circuit, 21...Resistor, 22...Capacitor, 23
...Nand gate, 37...Interrupt request signal, 38
...Transmission start request interrupt signal, 39...Soft trigger signal.
Claims (1)
すべて固定されたスタンバイ状態にある時にキー
ボードより何らかの符号がキーインされることに
よつて制御部がトリガされると動作状態となり、
その後予め定められた設定時間以内に再び上記制
御部がトリガされなかつた時にはスタンバイ状態
へ戻るように構成された携帯型端未装置に於て、
前記マイクロプロセツサの処理動作中は、プログ
ラムの指定によつて、前記設定時間よりも短い周
期で周期的に上記制御部をトリガするためのソフ
トトリガ信号発生手段を備えたことを特徴とする
携帯型端末装置。 ２ シリアルデータ伝送装置、プリンタ等のキー
ボード以外の入出力機器が作動中には当該作動中
の入出力機器から上記設定時間より短い周期で前
記制御部をトリガするトリガ信号を発生する機能
を各入出力機器に有せしめたことを特徴とする特
許請求の範囲第１項記載の携帯型端末装置。 ３ 外部との接続用のコネクタを、当該コネクタ
に接続コードが接続された時にその一つの端子か
ら前記制御部をトリガする信号を出力する構造と
したことを特徴とする特許請求の範囲第１項記載
の携帯型端末装置。 ４ 前記スタンバイ状態の時に電源電圧がある特
定レベル以下になるとこれを検出して前記制御部
をトリガする信号を出力するバツテリアラームト
リガ手段と、該手段のトリガによつてプロセツサ
が作動し当該トリガの発生時刻と電圧低下を示す
コメントをプリンタに出力する機能を有せしめた
ことを特徴とする特許請求の範囲第１項記載の携
帯型端末装置。 ５ 電源として充電可能なバツテリが使用されて
おり、装置がスタンバイ状態にされてバツテリが
充電されている時に、バツテリ電圧が規定値に達
して充電が完了したことを検出しかつその時前記
制御部をトリガする機能を上記バツテリアラーム
トリガ手段に有せしめたことを特徴とする特許請
求の範囲第４項記載の携帯型端末装置。[Scope of Claims] 1. When the internal circuit including the microprocessor is all in a fixed standby state, when the control section is triggered by keying in some code from the keyboard, it enters the operating state;
In a portable terminal device configured to return to a standby state when the control section is not triggered again within a predetermined set time thereafter,
The mobile phone is characterized by comprising a soft trigger signal generating means for periodically triggering the control unit at a cycle shorter than the set time according to a program specification during the processing operation of the microprocessor. type terminal device. 2. When an input/output device other than a keyboard, such as a serial data transmission device or a printer, is in operation, each input/output device has a function that generates a trigger signal that triggers the control unit at a cycle shorter than the above-mentioned set time from the input/output device in operation. The portable terminal device according to claim 1, characterized in that the portable terminal device is included in an output device. 3. Claim 1, characterized in that the connector for connection with the outside has a structure that outputs a signal that triggers the control unit from one terminal when a connection cord is connected to the connector. The portable terminal device described. 4 battery alarm trigger means for detecting when the power supply voltage falls below a certain level during the standby state and outputting a signal to trigger the control section; 2. The portable terminal device according to claim 1, further comprising a function of outputting a comment indicating the time of occurrence and the voltage drop to a printer. 5. A rechargeable battery is used as a power source, and when the device is in a standby state and the battery is being charged, detects that the battery voltage has reached a specified value and charging is completed, and at that time, the controller is activated. 5. The portable terminal device according to claim 4, wherein the battery alarm triggering means has a triggering function.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096502A JPS60241116A (en) | 1984-05-16 | 1984-05-16 | Portable terminal device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096502A JPS60241116A (en) | 1984-05-16 | 1984-05-16 | Portable terminal device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60241116A JPS60241116A (en) | 1985-11-30 |
| JPH037963B2 true JPH037963B2 (en) | 1991-02-04 |
Family
ID=14166878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59096502A Granted JPS60241116A (en) | 1984-05-16 | 1984-05-16 | Portable terminal device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60241116A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448350B1 (en) | 1990-03-23 | 1996-12-27 | Matsushita Electric Industrial Co., Ltd. | Hand held data processing apparatus having reduced power consumption |
| US6804791B2 (en) | 1990-03-23 | 2004-10-12 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| JP5811704B2 (en) * | 2011-09-05 | 2015-11-11 | 株式会社リコー | Image forming apparatus, power supply method, and program |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5625703A (en) * | 1979-08-09 | 1981-03-12 | Nippon Telegr & Teleph Corp <Ntt> | Preparation of optical feber end lens |
-
1984
- 1984-05-16 JP JP59096502A patent/JPS60241116A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5625703A (en) * | 1979-08-09 | 1981-03-12 | Nippon Telegr & Teleph Corp <Ntt> | Preparation of optical feber end lens |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60241116A (en) | 1985-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6457134B1 (en) | Portable computer with differentiated time-out feature | |
| JP3509232B2 (en) | Computer system and its power management device | |
| WO2002012988A9 (en) | Method and system for providing gated clock signal to a csr block | |
| JPH037963B2 (en) | ||
| JPH0612376A (en) | Portable electronic device | |
| JPH08274605A (en) | Electric apparatus restart circuit | |
| KR100202409B1 (en) | A method of powermode starting time of image forming device | |
| JPH0459645B2 (en) | ||
| JPH10268981A (en) | Device and method for cutting power supply to computer system | |
| JP2997584B2 (en) | Power control device | |
| JP2659206B2 (en) | Auto power off device | |
| JPS59140572A (en) | Electronic apparatus | |
| TW200521854A (en) | Method for waking up computer system and rapidly initializing application program | |
| JPH06149406A (en) | Cpu clock switching control system | |
| JPH044276Y2 (en) | ||
| JPH08234876A (en) | Electronic device | |
| JPH096489A (en) | Information processing unit | |
| JPH10271690A (en) | Portable electronic device and battery charging method for the same | |
| JP2785997B2 (en) | Power on / off control method for information processing device | |
| JPS59146324A (en) | Power saving microcomputer device | |
| JPH08320745A (en) | Sleep method for information processor | |
| JPS62100803A (en) | Programmable controller | |
| JPH0423019A (en) | Information processor | |
| CN106325461B (en) | Information processing method and electronic equipment | |
| JPH06222862A (en) | Power consumption controller |