JPS6341052A - Package for semiconductor device - Google Patents
Package for semiconductor deviceInfo
- Publication number
- JPS6341052A JPS6341052A JP18553386A JP18553386A JPS6341052A JP S6341052 A JPS6341052 A JP S6341052A JP 18553386 A JP18553386 A JP 18553386A JP 18553386 A JP18553386 A JP 18553386A JP S6341052 A JPS6341052 A JP S6341052A
- Authority
- JP
- Japan
- Prior art keywords
- patterns
- ceramic substrate
- metallized
- ceramic
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 239000000919 ceramic Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052721 tungsten Inorganic materials 0.000 abstract description 10
- 239000010937 tungsten Substances 0.000 abstract description 10
- 230000008878 coupling Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 6
- 238000005859 coupling reaction Methods 0.000 abstract description 6
- 238000005219 brazing Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 4
- 229910017944 Ag—Cu Inorganic materials 0.000 abstract description 2
- 238000007747 plating Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000015141 kefir Nutrition 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置用パッケージに関し、特に高周波用
の半導体装置用パッケージに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a package for a semiconductor device, and particularly to a package for a semiconductor device for high frequency use.
第３図に従来の高周波用の半導体装置用パッケージの一
例を示す。第４図（ａ）は 平面図、（ｂ）はＢ−Ｂ断
面図である。FIG. 3 shows an example of a conventional high frequency semiconductor device package. FIG. 4(a) is a plan view, and FIG. 4(b) is a BB sectional view.
第３図に示すよう妃、従来の高周波用の半導体装置用パ
ッケージは、セラミック基板１１の上部面にタングステ
ンペーストによってメタライズパターン１２と外部リー
ド接続用メタライズパターン１３とを印刷し、次にこれ
らのメタライズパターンを絶縁して保護すると共に、キ
ャップ搭載部を形成するためにセラミック枠基板１４を
積層し、セラミック枠基板１４の上部全面をタングステ
ンペーストによシ印刷する。さらに、セラミック基板１
１の下部全面をタングステンペーストによシ印刷する。As shown in FIG. 3, in the conventional high-frequency semiconductor device package, a metallized pattern 12 and a metallized pattern 13 for connecting external leads are printed on the upper surface of a ceramic substrate 11 using tungsten paste, and then these metallized patterns are printed. Ceramic frame substrates 14 are laminated to insulate and protect the pattern and to form a cap mounting portion, and the entire upper surface of the ceramic frame substrates 14 is printed with tungsten paste. Furthermore, ceramic substrate 1
Print the entire lower part of 1 with tungsten paste.
このような状態で１５００〜１６００℃の酸化雰囲気で
焼成することによりタングステンペーストトセラミック
とを反応させてメタライズ化し、次にＮｉメツキを施す
。次にこのセラミック基板１１に放熱板１６と外部接続
用リード１５とをＡｇ−Ｃｕろう材によってろう付けし
て接続する。更にメタライズ化したパターン１２および
１３と放熱板１６とダイアタッチ金属板１７と接続用リ
ード１５とにＮｉメツキとＡｕメツ牛とを施すことによ
って高周波用の半導体装置用パッケージを製作している
。By firing in an oxidizing atmosphere at 1500 to 1600° C. in this state, the material is reacted with the tungsten paste ceramic to be metallized, and then Ni plating is applied. Next, the heat sink 16 and external connection leads 15 are connected to the ceramic substrate 11 by brazing with Ag-Cu brazing material. Further, a high frequency semiconductor device package is manufactured by applying Ni plating and Au plating to the metalized patterns 12 and 13, the heat sink 16, the die attach metal plate 17, and the connection leads 15.
上述したように、従来の半導体装置用パッケージを高周
波領域で使用する場合には、チップとパッケージのイン
ピーダンス整合を図るためにメタライズ化したパターン
をストリップ線路として設計する場合が多い。しかし、
一般的に半導体装置用パッケージはパターンがセラミッ
ク基板上に互に隣接して配置される場合がほとんどであ
り、パターンとパターンの間隔を狭くすると、インピー
ダンス整合が取れている場合においても、パターン間の
容量結合の影響によってパターンを流れる信号の漏洩が
発生して誤動作の原因となるという欠点がある。また、
この容量結合を減らすために、パターンの間隔を広くす
ることは、信号のビン数の制限につながるという欠点が
ある。As described above, when a conventional semiconductor device package is used in a high frequency range, a metalized pattern is often designed as a strip line in order to achieve impedance matching between the chip and the package. but,
In general, most semiconductor device packages have patterns arranged adjacent to each other on a ceramic substrate, and if the spacing between the patterns is narrowed, even if impedance matching is achieved, There is a drawback that leakage of signals flowing through the pattern occurs due to the influence of capacitive coupling, causing malfunction. Also,
Increasing the spacing between patterns in order to reduce this capacitive coupling has the drawback of limiting the number of signal bins.
〔発明が解決しようとする問題点〕
本発明が解決しようとする問題点、換言すれば本発明の
目的は、上述のような従来の高）調波用の半導体装置用
パッケージの欠点を除去するため、セラミック基板上の
メタライズパターン間に溝を設けることＫよってメタラ
イズパターン間の静電結合を低減して高周波特性を向上
させた半導体装置用パッケージを提供することにある。[Problems to be Solved by the Invention] The problems to be solved by the present invention, in other words, the purpose of the present invention is to eliminate the drawbacks of the conventional high harmonic semiconductor device packages as described above. Therefore, it is an object of the present invention to provide a package for a semiconductor device in which capacitive coupling between metallized patterns is reduced by providing grooves between metallized patterns on a ceramic substrate and high frequency characteristics are improved.
本発明の半導体装置用パッケージは、上面の周辺部にメ
タライズパターンを鳴し、下面に放熱板と接続したセラ
ミック基板と、チップを搭載するダイアタッチ金属板を
中央部上面に搭載した前記放熱板と、前記メタライズパ
ターンの上面に載置しその上面にキャップを搭載して封
止するセラミック枠基板とを備える半導体装置用パッケ
ージにおいて、前記セラミック基板の前記メタライパタ
ーンの隣接するパターンの間に鼓を履けて構成される。The semiconductor device package of the present invention includes a ceramic substrate having a metallized pattern on the periphery of the top surface and connected to a heat sink on the bottom surface, and the heat sink having a die attach metal plate on which a chip is mounted on the top surface of the central portion. , a semiconductor device package comprising a ceramic frame substrate placed on the upper surface of the metallized pattern and sealed by mounting a cap on the upper surface, wherein a drum is placed between adjacent patterns of the metallized pattern of the ceramic substrate; Constructed to be worn.
次に本発明の実施例について図面を参照して詳細に説明
する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
第１図伸）および（ｂｌは、本発明の一実施例の平面図
およびＡ−Ａ断面図、第２図は、第１図の実施例のセラ
ミック基板の平面図である。1) and (bl) are a plan view and a sectional view taken along line A-A of one embodiment of the present invention, and FIG. 2 is a plan view of the ceramic substrate of the embodiment of FIG. 1.
第１図および第２図に示すセラミック基板１は、その上
面にタングステンペーストによってメタライズパターン
２および外部リード接続用メタライズパターン３を印刷
する。次にこれらのメタライズパターンを絶縁して保護
し、キャップ搭載部を形成するためにセラミック枠基板
４を積層し、このセラミック枠基板４の上面全面にタン
グステンって設ける。この溝８は、セラミック基板１を
焼成する際に、金型などによってあらかじめ形成してお
くこともできる。つソいてセラミック基板１の下面全面
にタングステンペーストを印刷する。The ceramic substrate 1 shown in FIGS. 1 and 2 has a metallized pattern 2 and an external lead connection metallized pattern 3 printed on its upper surface using tungsten paste. Next, a ceramic frame substrate 4 is laminated to insulate and protect these metallized patterns and form a cap mounting portion, and tungsten is applied over the entire upper surface of this ceramic frame substrate 4. This groove 8 can also be formed in advance using a mold or the like when firing the ceramic substrate 1. Then, tungsten paste is printed on the entire bottom surface of the ceramic substrate 1.
このような状態において、１５００−１６００℃の酸化
雰囲気中で焼成することによってタングステンペースト
を反応させてメタライズ化する。In such a state, the tungsten paste is reacted and metallized by firing in an oxidizing atmosphere at 1500-1600°C.
次に、このセラミック基板１の下面に、ダイアタッチ金
属板７をその中央部上面に搭載したコバルト等の金属か
ら成る放熱板６を接続し、放熱板６および外部接続用リ
ード５を、セラミンク基板ＩＫＡｇ−Ｃｕろう材によっ
てろう付けする。つソいてメタライズ化したパターンと
外部接続用す、＋＋ド５および放熱板６およびダイアタ
ッチ金属板７にＮｉメツキとＡｌｌメツキとを施すこと
によって高周波用の半導体装置用パッケージが完成する
。Next, a heat sink 6 made of metal such as cobalt and having a die attach metal plate 7 mounted on the upper surface of the center part is connected to the lower surface of the ceramic substrate 1, and the heat sink 6 and external connection leads 5 are connected to the ceramic substrate 1. Braze with IKAg-Cu brazing material. A high frequency semiconductor device package is completed by applying Ni plating and All plating to the metalized pattern, the external connection pads 5, the heat sink 6, and the die attach metal plate 7.
このパッケージのダイアタッチ金属板７上にチップ９を
搭載してアルミニウムワイヤー１０でチップのパッドと
メタライズパターン２とを接続し、キャップをセラミッ
ク枠基板４上釦搭載して封止して半導体装置の製品が完
成する。A chip 9 is mounted on the die attach metal plate 7 of this package, the pads of the chip and the metallized pattern 2 are connected with aluminum wires 10, and a cap is mounted on the button on the ceramic frame substrate 4 to seal the semiconductor device. The product is completed.
以上詳細に説明したようた本発明は セラミック基板上
のメタライズパターンの相互間に溝を設けて 空隙とす
ることにより、パターン間の誘電率を下げて容量結合を
減小させることができるという効果があり、従ってこれ
によシバターン間隔を狭くしても従来の半導体装置用パ
ッケージに比して信号の漏洩を減らすことができるとい
う効果がある。The present invention, as described in detail above, has the effect of lowering the dielectric constant between the patterns and reducing capacitive coupling by providing grooves between the metallized patterns on the ceramic substrate to create gaps. Therefore, this has the effect of reducing signal leakage compared to conventional semiconductor device packages even if the spacing between the blade turns is narrowed.
第１図（ａ）および（ｂ）は、本発明の一実施例を示す
平面図およびＡ−Ｎ断面図、第２図は、第１図の実施例
のセラミック基板の平面図、第３図＜ａ＞および（ｂ）
は、従来の半導体装置用パッケージの一例を示す平面図
およびＢ−Ｂｌ断面図である。
ｌ、１１・・・・・・セラミック基板、２．１２・・・
・・・メタライズパターン、３．１３・・・・・・外部
リード接続用メタライズパターン、４．１４・・・・・
・セラミック枠基板、５，１５・・・・・・外部接続用
リード、６，１６・・・・・・放熱板、７，１７・・・
・−・ダイアタッチ金属板、８・−・・・・溝（空隙）
、９・・・・・・チップ、１０・・・・・・アルミニウ
ムワイヤー。
１： ｔラミック基板 ４ セラＳ７り枠基才
反２ ７タライス°パターン ５ タト麿阿
妾！ｆ：ｐＡ リードメタライでパターン
（ａ−）
ω）
第１図
第２図
１１ｔラミ、７基販 １４８ セラＳ２り耕基
板１２： メタライズパターン １５° タト
部躇欣用リード（昏）
第３図FIGS. 1(a) and (b) are a plan view and a sectional view taken along A-N of an embodiment of the present invention, FIG. 2 is a plan view of the ceramic substrate of the embodiment of FIG. 1, and FIG. <a> and (b)
1A and 1B are a plan view and a sectional view taken along line B-Bl, respectively, showing an example of a conventional package for a semiconductor device. l, 11...ceramic substrate, 2.12...
...Metallization pattern, 3.13...Metallization pattern for external lead connection, 4.14...
・Ceramic frame board, 5, 15... External connection lead, 6, 16... Heat sink, 7, 17...
・−・Die attach metal plate, 8・−・・・・Groove (void)
, 9... Chip, 10... Aluminum wire. 1: tramic board 4 Cera S7 frame basics 2 7 Talais° pattern 5 Tato Mara Ako! f: pA Pattern with lead metallization (a-) ω) Fig. 1 Fig. 2 Fig. 11T lamination, 7 units sold 148 Cera S2 plated substrate 12: Metallized pattern 15° Lead for hesitation in the tatto part (column) Fig. 3
Claims (1)
板と接続したセラミック基板と、チップを搭載するダイ
アタッチ金属板を中央部上面に搭載した前記放熱板と、
前記メタランズパターンの上面に載置しその上面にキャ
ップを搭載して封止するセラミック枠基板とを備える半
導体装置用パッケージにおいて、前記セラミック基板の
前記メタライパターンの隣接するパターンの間に溝を設
けたことを特徴とする半導体装置用パッケージ。a ceramic substrate having a metallized pattern on the periphery of the upper surface and connected to a heat sink on the lower surface; and the heat sink having a die attach metal plate on which a chip is mounted on the upper surface of the central portion;
In a semiconductor device package comprising a ceramic frame substrate placed on the upper surface of the metallized pattern and sealed by mounting a cap on the upper surface, a groove is formed between adjacent patterns of the metallized pattern on the ceramic substrate. A package for a semiconductor device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18553386A JPS6341052A (en) | 1986-08-06 | 1986-08-06 | Package for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18553386A JPS6341052A (en) | 1986-08-06 | 1986-08-06 | Package for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6341052A true JPS6341052A (en) | 1988-02-22 |
Family
ID=16172464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18553386A Pending JPS6341052A (en) | 1986-08-06 | 1986-08-06 | Package for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6341052A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6350954B1 (en) * | 2000-01-24 | 2002-02-26 | Motorola Inc. | Electronic device package, and method |
| JP4768024B2 (en) * | 2006-07-28 | 2011-09-07 | 京セラ株式会社 | Electronic component storage package and electronic device |
-
1986
- 1986-08-06 JP JP18553386A patent/JPS6341052A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6350954B1 (en) * | 2000-01-24 | 2002-02-26 | Motorola Inc. | Electronic device package, and method |
| JP4768024B2 (en) * | 2006-07-28 | 2011-09-07 | 京セラ株式会社 | Electronic component storage package and electronic device |
| JP2012019193A (en) * | 2006-07-28 | 2012-01-26 | Kyocera Corp | Electronic component housing package and electronic device |
| US8242387B2 (en) | 2006-07-28 | 2012-08-14 | Kyocera Corporation | Electronic component storing package and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912547A (en) | Tape bonded semiconductor device | |
| US3683241A (en) | Radio frequency transistor package | |
| JPH0770641B2 (en) | Semiconductor package | |
| JPH03116948A (en) | Aluminum nitride package for superhigh frequency ic | |
| JPS6341052A (en) | Package for semiconductor device | |
| GB1127736A (en) | Microwave semiconductor device package | |
| JPH0322060B2 (en) | ||
| US4297722A (en) | Ceramic package for semiconductor devices having metalized lead patterns formed like a floating island | |
| JPH0322915Y2 (en) | ||
| JPH11251488A (en) | Ceramic package | |
| CN211183933U (en) | Miniaturized oscillator of balanced type overall arrangement | |
| JPS6146975B2 (en) | ||
| JPH0312465B2 (en) | ||
| JPS62114246A (en) | Semiconductor device | |
| JP2668999B2 (en) | Package for semiconductor device | |
| JPH069508Y2 (en) | Package for multiple power supply devices | |
| JPS58197861A (en) | Ceramic substrate and manufacture thereof | |
| JP2735759B2 (en) | Package for storing semiconductor elements | |
| JP2710893B2 (en) | Electronic components with leads | |
| JP4404460B2 (en) | Multi-cavity wiring board, wiring board, multi-cavity semiconductor element storage package and semiconductor element storage package | |
| JPH0625007Y2 (en) | Package for multiple power supply devices | |
| JP2717727B2 (en) | Package for storing semiconductor elements | |
| JPH04359464A (en) | Semiconductor device | |
| JPS60100453A (en) | Package for semiconductor device | |
| JPS63186451A (en) | Integrated circuit package |