JPH069508Y2 - Package for multiple power supply devices - Google Patents

Package for multiple power supply devices

Info

Publication number
JPH069508Y2
JPH069508Y2 JP1988119029U JP11902988U JPH069508Y2 JP H069508 Y2 JPH069508 Y2 JP H069508Y2 JP 1988119029 U JP1988119029 U JP 1988119029U JP 11902988 U JP11902988 U JP 11902988U JP H069508 Y2 JPH069508 Y2 JP H069508Y2
Authority
JP
Japan
Prior art keywords
power supply
package
substrate
lead frame
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988119029U
Other languages
Japanese (ja)
Other versions
JPH0241430U (en
Inventor
貴雄 前田
正策 山中
寛彦 井原
貴稔 瀧川
正晴 安原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP1988119029U priority Critical patent/JPH069508Y2/en
Publication of JPH0241430U publication Critical patent/JPH0241430U/ja
Application granted granted Critical
Publication of JPH069508Y2 publication Critical patent/JPH069508Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Description

【考案の詳細な説明】 (ア)技術分野 この考案は、小型で電源配線の簡略化が可能な多電源半
導体素子用の半導体パッケージに関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field The present invention relates to a semiconductor package for a multi-power semiconductor device that is small and can simplify power wiring.

(イ)従来技術 半導体装置のパッケージは(1)プラスチックモール
ド、(2)サーデイップ、サークワッド、(3)多層セ
ラミック(Multi Laminate Ceramic Package MLC
P)などのものがある。
(A) Prior art Semiconductor device packages are (1) plastic mold, (2) sardip, sir quad, and (3) multi-layer ceramic package MLC.
P) and the like.

(3)はセラミック板を何枚も積層するもので立体的な
構造を取り、配線の自由度は高い。放熱性、気密性とも
に良い。しかし高価である。
(3) has a three-dimensional structure in which a plurality of ceramic plates are laminated and has a high degree of freedom in wiring. Good heat dissipation and airtightness. But it is expensive.

(1)は最も安直で最も多用されるパッケージである。
これは、高速信号を扱う素子や、発熱の著しい素子に対
するパッケージとしては不適である。
(1) is the most inexpensive and most frequently used package.
This is not suitable as a package for an element that handles high-speed signals or an element that generates a lot of heat.

(2)はセラミック板を使うが、積層構造をとらず、基
板と蓋だけを持つ。基板の上にリードフレームや半導体
素子を付け、蓋をガラス封止する。セラミックが主体で
あるので、放熱性などは良い。(3)よりも安価であ
る。
(2) uses a ceramic plate, but does not have a laminated structure and has only a substrate and a lid. A lead frame or semiconductor element is attached on the substrate, and the lid is glass-sealed. Since it is mainly made of ceramic, it has good heat dissipation. It is cheaper than (3).

本考案は(2)のカテゴリーに含まれるパッケージの改
良に関する。
The present invention relates to improvement of packages included in the category (2).

第3図に従来例に係る、ガラス封止した気密封止型パッ
ケージ構造を示す。
FIG. 3 shows a glass-sealed hermetically sealed package structure according to a conventional example.

この気密封止型半導体装置はサークアッド(Cerquad)
と呼ばれるものである。薄型を要求されるマイクロコン
ピュータなどの進展に伴って多用されてきている。
This hermetically sealed semiconductor device is a cerquad
Is called. It has been widely used with the progress of microcomputers and the like that are required to be thin.

基板と蓋とがセラミックであるので、セラミックのCer
をとっている。quadというのは、四辺にリードフレーム
を付けるということである。合わせてCerquadという。
二辺にリードのあるものはCerdipという。
Since the substrate and lid are ceramic, ceramic Cer
Is taking. Quad means attaching a lead frame to all four sides. Together called Cerquad.
Those with leads on two sides are called Cerdip.

できるだけ多くのリードを取りたいという場合は四辺に
リードがあるCerquadが適している。
If you want to get as many leads as possible, Cerquad with leads on all sides is suitable.

サークアッドの基板としては、名前のとおり、アルミナ
などのセラミックが主流である。使用実績もある。しか
し、高放熱性を要求されるものでは、CuW、窒化アルミ
(AlN)などを基板にする、という事が検討されてい
る。
As the name suggests, ceramics such as alumina are predominantly used as the substrate for Squard. It has a track record of use. However, if high heat dissipation is required, the use of CuW, aluminum nitride (AlN), etc. as the substrate is being considered.

サークアッドパッケージは、セラミックを使っていて
も、セラミックパッケージとは言わない。
Sour quad packages are not called ceramic packages, even if they use ceramics.

さて、主流であるセラミック基板の場合の製造方法を説
明する。
Now, a manufacturing method for a mainstream ceramic substrate will be described.

焼成したAl2O3板の四辺に封止ガラス4(低融点ガラ
ス)を塗り、その上にリードフレーム2を載せる。加熱
してガラスを溶かし、半溶融状態とする。リードフレー
ム2の先端は自重でガラス融液の中に沈みこむ。これを
冷却すれば、リードフレーム2が封止ガラス4の中に固
定されたことになる。
The sealing glass 4 (low melting point glass) is applied to the four sides of the fired Al 2 O 3 plate, and the lead frame 2 is placed thereon. It is heated to melt the glass and bring it into a semi-molten state. The tip of the lead frame 2 sinks into the glass melt under its own weight. When this is cooled, the lead frame 2 is fixed in the sealing glass 4.

この時リードフレーム2の先端部分の上面は、ガラス表
面と面一(つらいち)に近い状態になっている。
At this time, the upper surface of the tip portion of the lead frame 2 is almost flush with the glass surface.

こうしてパッケージができた事になる。ついで基板3′
の中央に半導体素子1′を載せて固定する。素子1′の
上面の電極部と、リードフレーム2の先端とをアルミワ
イヤ5によって結線する。
In this way, the package is completed. Substrate 3 '
The semiconductor element 1'is placed and fixed in the center of the. The electrode portion on the upper surface of the element 1 ′ and the tip of the lead frame 2 are connected by the aluminum wire 5.

リードフレーム2は、基板3′の封止ガラス4(低融点
ガラス)の部分に放射状に固定されている。互いに独立
であって、リードフレーム間に特別な関係はない。
The lead frame 2 is radially fixed to the sealing glass 4 (low melting point glass) portion of the substrate 3 '. They are independent of each other and there is no special relationship between the lead frames.

従って、素子1′の電極部と、リードフレームとの接続
は任意である。入力信号線、出力信号線、電源線をどの
リードフレームに対応させても良い。
Therefore, the connection between the electrode portion of the element 1'and the lead frame is arbitrary. The input signal line, output signal line, and power supply line may correspond to any lead frame.

四辺ともに同じようなリードフレーム構造になってい
る。
All four sides have the same lead frame structure.

素子1′の取付、ワイヤボンディングが終わると、四辺
に封止ガラスを塗ったアルミナ製の蓋(キャップ)を、
基板3′に当てがう。封止ガラスが基板3′のリードフ
レーム2の先端部分に当たる。この状態で加熱する。封
止ガラスが溶融して、蓋と基板とを封止する。
After mounting the element 1'and wire bonding, put a lid made of alumina with sealing glass on all four sides,
Apply to substrate 3 '. The sealing glass hits the tip portion of the lead frame 2 of the substrate 3 '. Heat in this state. The sealing glass melts and seals the lid and the substrate.

このようなCerquadパッケージはリードフレームが独立
であるから、どのような素子に対しても使うことができ
る。汎用性の高いパッケージである。
Since such a Cerquad package has an independent lead frame, it can be used for any device. It is a versatile package.

第3図に於いて、下の一辺だけワイヤボンドされた状態
を示している。他の三辺はワイヤボンド前の状態で、リ
ードフレームが単に放射状に取り付けられているだけで
ある。
FIG. 3 shows a state in which only one lower side is wire-bonded. The other three sides are in a state before wire bonding, and the lead frame is simply attached radially.

(ウ)考案が解決しようとする問題点 ECL素子は(Emitter Coupled Logic)は、Si半導体
であるが、高速動作させる事ができる。
(C) Problems to be solved by the invention Although the ECL element (Emitter Coupled Logic) is a Si semiconductor, it can be operated at high speed.

高速動作させる場合、発熱も著しい。それ故、放熱が問
題になる。そのため、Cerquad、Cerdip或はセラミック
積層パッケージが用いられる。価格の点で前二者の方が
有利である。
When operating at high speed, heat generation is remarkable. Therefore, heat dissipation becomes a problem. Therefore, Cerquad, Cerdip or ceramic laminated packages are used. The former two are more advantageous in terms of price.

高速動作させる場合、その他にもいろいろな問題があ
る。信号線に対しても工夫をしなければならない。電源
線に対しても配慮が必要である。
There are various other problems when operating at high speed. You must also devise the signal line. It is also necessary to consider the power line.

ECL素子は、3電源を必要とする。これをVCC、V
BB、VEEと書く。単に3つの電極をこれに充てれば
良いという事ではない。
The ECL device requires 3 power supplies. This is V CC , V
BB, written as V EE. It does not mean that it is sufficient to use three electrodes for this.

高速動作をさせようとすると、電源線のインピーダンス
が問題になる。これを実効的に零に近づけなければなら
ない。このため、電源線は太く短い事が望まれる。
When trying to operate at high speed, the impedance of the power supply line becomes a problem. This must effectively approach zero. For this reason, it is desired that the power line be thick and short.

こうするために、ECL素子の方でも、多くの箇所に電
源用のパッドを作っておき、パッケージの方でも、電源
用のリードを多数設けるようにする。
In order to do this, pads for power supply are made in many places even for the ECL element, and a large number of leads for power supply are also provided for the package.

そうすると、短いワイヤ、短いパターンで電源線を構成
することができる。電源線の実効的なインピーダンスを
減ずる事ができる。
Then, the power supply line can be configured with a short wire and a short pattern. The effective impedance of the power line can be reduced.

さらに、電源電位を安定化させ、電源線からノイズが入
るのを防ぐためには、電源間に容量の大きいコンデンサ
を入れる必要がある。
Further, in order to stabilize the power supply potential and prevent noise from entering from the power supply line, it is necessary to insert a capacitor having a large capacity between the power supplies.

電源用のリードを多数設けるために、例えば、一辺に3
つずつの電源用リードを設ける。第3図で、VCC、V
BB、VEE用のリードを、C、B、Eと書く。3電源
であるので、一辺にC、B、Eのリードが3本ずつ存在
する。もしも入力信号、出力信号用のリードが9本であ
るとすれば、9+9=18本のリードがあり、このうち
9本が電源用のリードであるという事になる。
To provide many leads for power supply, for example, 3 on each side
Provide each power supply lead. In FIG. 3, V CC , V
The leads for BB and VEE are written as C, B and E. Since there are three power sources, there are three C, B, and E leads on each side. If there are 9 leads for the input signal and the output signal, there are 9 + 9 = 18 leads, of which 9 are the leads for the power supply.

電源用のリードが多すぎる。リードの間隔は限られてい
るので、素子のサイズが決まると、取り付けうるリード
の数も決まってしまう。入力、出力信号用のリードを多
数取り付けることができない。
Too many leads for power supply. Since the spacing between leads is limited, the number of leads that can be attached is also determined when the size of the element is determined. I cannot attach many leads for input and output signals.

また、電源用リードの間には、外部コンデンサを接続す
るのであるが、このように電源用リードが散在している
と、コンデンサを取り付けるが難しくなる。
An external capacitor is connected between the power leads, but if the power leads are scattered in this way, it becomes difficult to attach the capacitors.

素子のサイズが大きくなれば、パッケージも大きくで
き、リードフレームの数も増やす事ができる。すると、
電源用のリードの数の比率を下げる事ができるように見
える。
The larger the device size, the larger the package and the number of leadframes. Then,
It seems that the ratio of the number of leads for power supply can be reduced.

しかしそうではない。素子サイズが大きくなると、素子
側の電源用パッドの数も増える。パッケージ側にも、1
辺に3つではなく、4つ或は5つの電源用リードを設け
なければならない。
But not so. As the element size increases, the number of power supply pads on the element side also increases. Also on the package side
There must be four or five power leads instead of three on the sides.

結局、総リード数に占める電源用リードの数の比は変わ
らないのである。
After all, the ratio of the number of power supply leads to the total number of leads remains unchanged.

セラミック積層パッケージ(MLCP)の場合は、セラ
ミック層ごとに電源面を設けて、電源用リードの数を減
じたものである。この電源面は四周に存在し、素子上の
どの位置のパッドからも、短いワイヤで到達できるよう
になっている。第4図にこれを示す。
In the case of a ceramic laminated package (MLCP), a power supply surface is provided for each ceramic layer to reduce the number of power supply leads. This power supply surface is present on all four sides and can be reached by a short wire from any pad on the device. This is shown in FIG.

このようなものは、本出願人による特願昭62−193
80号(S.62.1.29出願)、特願昭62−19
811号(S.62.1.30出願)などに開示してあ
る。
Such a thing is disclosed in Japanese Patent Application No. Sho 62-193 by the present applicant.
No. 80 (S.62.1.29 application), Japanese Patent Application No. 62-19
No. 811 (S.62.1.30 application) and the like.

セラミックパッケージの場合は、セラミック薄板を何枚
も重ねるから、立体的な構造にすることができ、このよ
うな事も可能になる。
In the case of a ceramic package, since a plurality of ceramic thin plates are stacked, a three-dimensional structure can be obtained, and such a thing becomes possible.

しかし、サークアッドの場合は平面構造であるから、そ
のような層ごとに周回電源面を設けることができない。
However, in the case of the circ quad, since it has a planar structure, it is not possible to provide a circulating power supply surface for each such layer.

前述の問題は、特に100本以上の多くのリードを持つパ
ッケージの場合に重要な問題となる。
The above problems are especially important for packages with many leads over 100.

(エ)構成 本考案のパッケージは、サークワッドパッケージ基板の
素子搭載部の周囲4辺に、必要な電源の数だけのループ
状メタライズ電源線を形成し、これとリードフレーム、
及び素子の電源用パッドとはワイヤによって接続するよ
うにしたものである。
(D) Structure In the package of the present invention, the loop-shaped metallized power supply lines corresponding to the required number of power supplies are formed on four sides around the element mounting part of the sirquad package substrate, and the lead frame
The device and the power supply pad of the device are connected by a wire.

基板の四周には封止ガラスが塗布してある。封止ガラス
の内方のリードフレームと素子搭載部の中間にあたる部
分に正方形のセラミック枠を付け、さらにセラミック枠
の上にループ状メタライズ電源線を形成する。
Sealing glass is applied to the four edges of the substrate. A square ceramic frame is attached to a portion between the lead frame and the element mounting portion inside the sealing glass, and a looped metallized power supply line is formed on the ceramic frame.

ループ状というのは、閉曲線であるという事である。メ
タライズというのは、絶縁体の上に金属層を設ける事で
ある。多くはWの層の上にAuの層を被覆したものであ
る。間にNiの層をつける事もある。これは厚膜印刷法に
よって形成できるし、蒸着法によっても形成できる。蒸
着の場合は、Al、Ag、Auが用いられうる。
The loop shape means that it is a closed curve. Metallizing is providing a metal layer on an insulator. Many are W layers coated with Au layers. Sometimes a Ni layer is added between them. This can be formed by a thick film printing method or a vapor deposition method. In the case of vapor deposition, Al, Ag, Au may be used.

リードフレームは、いずれも、ループ状電源メタライズ
線より外側に位置し、必要なリードフレームと、ループ
状電源メタライズ線とはワイヤで結合される。このた
め、1辺あたりの電源用リードフレームは、各電源
VEE、VCC、VBBあたり1本ずつで良いようになる。
Each of the lead frames is located outside the loop-shaped power supply metallization line, and the necessary lead frame and the loop-shaped power supply metallization line are connected by wires. Therefore, the power supply lead frame per side is
One for V EE , V CC , and V BB .

以下、実施例を示す図面によって説明する。第1図は本
考案の実施例に係るパッケージの平面図、第2図は閉蓋
時の縦断面図である。
Embodiments will be described below with reference to the drawings. FIG. 1 is a plan view of a package according to an embodiment of the present invention, and FIG. 2 is a vertical sectional view with a lid closed.

基板3は正方形の、上面が絶縁されている薄板である。
これは、多くの場合セラミック(例えばアルミナAl
2O3)である。放熱性を特に高める必要がある場合はCu
−W、AlNなども使用される。Cu−Wは導体であるの
で、この場合は、上面にAl2O3、AlN、SiO2などの絶縁膜
を設けて、上面を絶縁する。
The substrate 3 is a square thin plate having an upper surface insulated.
This is often a ceramic (eg alumina Al)
2 O 3 ). Cu when heat dissipation is required
-W, AlN, etc. are also used. Since Cu-W is a conductor, in this case, an insulating film made of Al 2 O 3 , AlN, SiO 2 or the like is provided on the upper surface to insulate the upper surface.

基板3の中央部が素子搭載部7である。ここにECL素
子1が、後に搭載される。この図では、ELC素子1を
図示しているが、パッケージという場合、ECL素子1
などが未だ搭載されていないものをいう。
The central portion of the substrate 3 is the element mounting portion 7. The ECL element 1 is mounted later here. In this figure, the ELC element 1 is shown, but in the case of a package, the ECL element 1
Etc. are not installed yet.

素子搭載部7を囲むように、低融点ガラスである封止ガ
ラスが正方形状に外縁に至るまで塗布してある。この内
端に、正方形状の幅の狭い薄いセラミック枠20が貼り
付けてある。セラミック枠20の上に正方形ループ状
に、電源数に等しい数のループ状電源メタライズ線6を
形成する。この例では3電源VEE、VCC、VBB
あるので、ループの数は3である。
A sealing glass, which is a low melting point glass, is applied in a square shape up to the outer edge so as to surround the element mounting portion 7. A thin, narrow ceramic frame 20 having a square shape is attached to the inner end. On the ceramic frame 20, a loop-shaped power supply metallized line 6 is formed in the number of power supplies in the shape of a square loop. In this example, since there are three power supplies V EE , V CC , and V BB , the number of loops is three.

リードフレーム2の先端は、封止ガラス4の作用で固定
されている。これは、従来と同じで、リードフレームの
先端を封止ガラス4に当てておき、加熱すると、ガラス
が半溶融状態になり、リードフレーム先端が融液中に沈
み、冷却するとこの状態で固定されるのである。
The tip of the lead frame 2 is fixed by the action of the sealing glass 4. This is the same as the conventional one. When the tip of the lead frame is put on the sealing glass 4 and heated, the glass becomes a semi-molten state, the tip of the lead frame sinks in the melt, and when cooled, it is fixed in this state. It is.

第3図のものに比べると、リードフレーム2の支持長も
短くなっている。リードフレーム2の内方端が放射状に
曲げられていない。
The supporting length of the lead frame 2 is shorter than that of FIG. The inner end of the lead frame 2 is not bent radially.

しかし、パッケージ基板3が大きければ、封止ガラス4
の塗布幅をもっと拡げる事ができる。この場合、リード
フレーム2の内方端は、放射状に曲げたほうが良い。
However, if the package substrate 3 is large, the sealing glass 4
The coating width of can be expanded more. In this case, the inner end of the lead frame 2 should be bent radially.

さて、辺あたりに多数のリードフレームがある。このう
ち,両端に近いリードフレームを電源の数Nだけ選ぶ。
このリードフレームを各電源用のリードフレームとす
る。一辺のリードフレームの数をMとすると、(M−
N)は信号用のリードフレームである。
By the way, there are many lead frames around the edges. Of these, the lead frames close to both ends are selected by the number N of power supplies.
This lead frame is used as a lead frame for each power supply. If the number of lead frames on one side is M, (M-
N) is a lead frame for signals.

これらの信号用のリードフレームは内側に位置する。The leadframes for these signals are located inside.

この例では3電源(N=3)であるので、一辺のうち3
つのリードフレームがVEE、VCC、VBBに当てら
れている。
In this example, since there are 3 power sources (N = 3), 3 out of 1 side
One lead frame is applied to V EE , V CC and V BB .

これらのリードフレームをE、C、Bと書く。These lead frames are written as E, C and B.

これらのリードフレームは、アルミワイヤ5によって、
それぞれのループ状電源メタライズ線6c、6b、6e
に接続される。
These lead frames are
Each loop-shaped power supply metallized wire 6c, 6b, 6e
Connected to.

ループ状電源メタライズ線6c、6b、6eの内側の順
序は任意である。
The order inside the loop-shaped power supply metallized lines 6c, 6b, 6e is arbitrary.

こうすることにより、一辺あたりの電源用リードフレー
ムはひとつで良い事になる。
By doing so, only one power supply lead frame is required per side.

第3図のものは一辺あたり3つのリードフレームを要し
ていた。つまり、一辺あたり2つのリードフレームを各
電源ごとに節減する事ができる。
The one shown in FIG. 3 required three lead frames per side. That is, it is possible to save two lead frames per side for each power source.

さらに進んで、本考案に於いては各電源VEE
CC、VBBにつながるリードフレームを、全体で1
本とする事もできる。つまり、4辺のうち3辺を選び、
これらの辺に、VEEに、又はVBBに或はVCCにつ
ながるリードフレームを1本ずつ指定するようにする。
こうすると、パッケージ全体で、電源用のリードフレー
ムは、電源の種類の数だけでよい事になる。電源用のリ
ードフレームは最外方のものを選ぶようにする。
Further, in the present invention, each power source V EE ,
1 lead frame connected to V CC and V BB
It can also be a book. In other words, choose 3 out of 4 sides,
A lead frame connected to V EE , V BB , or V CC is designated for each of these sides.
In this way, the number of power supply lead frames in the entire package is only the number of power supply types. Select the outermost lead frame for the power supply.

第5図にこのようなパッケージの概略平面図を示す。FIG. 5 shows a schematic plan view of such a package.

(オ)作用 ECL素子1を、素子搭載部7のメタライズ層9の上に
ダイボンドする。
(E) Function The ECL element 1 is die-bonded on the metallized layer 9 of the element mounting portion 7.

素子1の四辺にある電極パッドと、リードフレーム2及
びループ状電源メタライズ線6との間をワイヤボンディ
ングによって接続する。
The electrode pads on the four sides of the device 1 are connected to the lead frame 2 and the loop-shaped power supply metallized line 6 by wire bonding.

入力信号、出力信号の場合は、対応するリードフレーム
2と素子のパッド10とを接続する。
In the case of an input signal and an output signal, the corresponding lead frame 2 and the pad 10 of the element are connected.

電源線の場合は、素子の電源電極パッド10と、対応す
るループ状電源メタライズ線6とをワイヤボンディング
によって接続する。ループ状電源メタライズ線6は、四
周にあるので、どの電源電極パッドも、短いワイヤで接
続する事ができる。
In the case of a power supply line, the power supply electrode pad 10 of the element and the corresponding loop-shaped power supply metallization line 6 are connected by wire bonding. Since the loop-shaped power supply metallized line 6 is provided on the four circumferences, any power supply electrode pad can be connected with a short wire.

ワイヤは細いので、誘導Lの値が大きい。ワイヤを短く
できると、インピーダンスを下げる事ができる。
Since the wire is thin, the value of the induction L is large. The shorter the wire, the lower the impedance.

本考案のパッケージは、リード数を減らす事ができ、全
リード数に対する電源用のリードの数の比率を下げるこ
とができる。
The package of the present invention can reduce the number of leads, and reduce the ratio of the number of leads for power supply to the total number of leads.

この点を、第3図、第1図に示した例を比較することに
よってさらに詳しく説明する。
This point will be described in more detail by comparing the examples shown in FIG. 3 and FIG.

この素子は、四辺に同等に電極パッド10をもち、一辺
について、 入出力信号用の素子電極 9個 VEE電極 3個 VBB電極 3個 VCC電極 3個 合計 18個 の電極パッドを持つとする。
This device has electrode pads 10 equally on four sides, and each side has 18 device pads for input / output signal, 9 V EE electrodes, 3 V BB electrodes, 3 V CC electrodes, and 3 V CC electrodes. To do.

第3図に示した従来例では、素子の電極数と、パッケー
ジのリードフレームの数は等しい。このため、リードフ
レームの総数は72本となる。このうち電源用のリード
フレームは36本である。半分は電源用のリードフレー
ムとなるわけである。
In the conventional example shown in FIG. 3, the number of electrodes of the device is equal to the number of lead frames of the package. Therefore, the total number of lead frames is 72. Of these, 36 are lead frames for power supply. Half will be the lead frame for the power supply.

これに反し、第1図に示す、本考案のパッケージでは、
電源用のリードフレームは一辺につきひとつずつにまと
める事ができる。このため一辺あたりの電源用のリード
フレームが3本に減る。信号用のリードフレームを9本
とすると、一辺当たりのリードフレーム数が12本に減
る。総数は48本であり、このうち電源用リードフレー
ムは12本に過ぎない。
On the contrary, in the package of the present invention shown in FIG.
Power supply leadframes can be grouped together, one per side. Therefore, the number of lead frames for the power supply per side is reduced to three. If the number of signal lead frames is 9, the number of lead frames per side is reduced to 12. The total number is 48, of which only 12 are lead frames for power supply.

リードフレームの総数は48/72=2/3つまり67%に減
少する。
The total number of lead frames is reduced to 48/72 = 2/3 or 67%.

リードフレームの数を減らす事ができるから、同一の幅
のリードフレームを同一の間隔で設ける事とした場合、
パッケージをより小型にする事ができる。
Since the number of lead frames can be reduced, if lead frames of the same width are provided at the same intervals,
The package can be made smaller.

さらに、電源用のリードフレームをパッケージの隅にま
とめているから、外部コンデンサを電源間に接続するの
が容易になる。
Further, since the lead frame for the power supply is gathered in the corner of the package, it becomes easy to connect the external capacitor between the power supplies.

先程の例では、素子の一辺当たり、各電源電極が3個あ
る場合であった。2個以上であればリードを減らす上で
効果がある。
In the previous example, there were three power supply electrodes per side of the device. Two or more is effective in reducing leads.

一般に、素子の一辺あたりの各電源電極数がnであると
する。一辺あたりの入出力信号電極数がsであるとす
る。必要な電源の種類がNであるとする。
Generally, it is assumed that the number of power supply electrodes per side of the device is n. It is assumed that the number of input / output signal electrodes per side is s. It is assumed that the required power source type is N.

従来のパッケージでは、必要なリードの総数Σは Σ=4nN+4s (1) である。In the conventional package, the total number of required leads Σ 1 is Σ 1 = 4nN + 4s (1).

本考案では、総リード数Σは Σ=4N+4s (2) となる。総リード数の比は、 である。先程の例はs=9、N=3、n=3の場合であ
る。nが2以上で、この比が1より小さくなる事がわか
る。
In the present invention, the total number of leads Σ 0 is Σ 0 = 4N + 4s (2). The ratio of total leads is Is. The previous example is the case of s = 9, N = 3, and n = 3. It can be seen that this ratio becomes smaller than 1 when n is 2 or more.

さらに、前に述べたように、電源用リードフレームを全
体を通じて、各電源ごとに1本だけとすると(第5
図)、総リード数Σ′は、N+4sとなる。
Furthermore, as mentioned earlier, if there is only one lead frame for each power supply throughout the power supply (5th
Figure), the total lead number Σ '0 is a N + 4s.

となって、さらにリードの数を減ずることができる。 Therefore, the number of leads can be further reduced.

(カ)実施例I 通常の粉末治金法により形成及び焼成してアルミナ基板
を作った。このアルミナ基板の中央部に金ペーストを印
刷、焼成し、素子搭載部のメタライズ層9を形成した。
(F) Example I An alumina substrate was prepared by forming and firing by a conventional powder metallurgy method. Gold paste was printed and fired on the central portion of this alumina substrate to form the metallized layer 9 of the element mounting portion.

この後、基板3の四辺周縁上に、約100μmの厚みの封
止ガラス4を塗布した。
After that, the sealing glass 4 having a thickness of about 100 μm was applied onto the peripheral edges of the four sides of the substrate 3.

封止ガラスの内縁に、セラミック枠20となるべきアル
ミナ焼結体を付けた。アルミナ焼結体の上に3重のルー
プ状電源メタライズ線6となるべきものをAl蒸着によっ
て形成した。
An alumina sintered body to be the ceramic frame 20 was attached to the inner edge of the sealing glass. On the alumina sintered body, what was to be the triple loop power source metallized wire 6 was formed by Al vapor deposition.

結線部となるべき部分の表面にAlを蒸着したリードフレ
ーム2を所定の位置に置いた。ただし、このときリード
フレーム2は外側で全てつながっていて、リードフレー
ムの内端が固定された後、外側の枠の部分を切りとる。
これは周知である。
The lead frame 2 having Al vapor-deposited on the surface of the portion to be the connection portion was placed at a predetermined position. However, at this time, the lead frames 2 are all connected to each other on the outer side, and after the inner end of the lead frame is fixed, the outer frame portion is cut off.
This is well known.

このような基板3、ガラス4を加熱し、封止ガラス4を
半溶融状態にした。リードの内端が自重でガラスの中へ
沈み、リード内端の上面がガラス面とほぼ面一になる。
冷却してゆくと、ガラスは再び固化する。リードフレー
ムの内端が封止ガラス4により、基板3の上に固定され
た。
The substrate 3 and the glass 4 were heated to bring the sealing glass 4 into a semi-molten state. The inner end of the lead sinks into the glass by its own weight, and the upper surface of the inner end of the lead becomes substantially flush with the glass surface.
As it cools, the glass solidifies again. The inner end of the lead frame was fixed on the substrate 3 by the sealing glass 4.

この後、リードフレームの後枠の部分を切り取り、リー
ドフレームを分離した。
After this, the rear frame portion of the lead frame was cut off to separate the lead frame.

パッケージとしては、これで出来上がりである。ECL
素子1を、アルミナ基板3の中央の素子搭載部7にダイ
ボンドした。ECL素子1の3種類の電源の電極をそれ
ぞれ対応するループ状電源メタライズ線6に、アルミワ
イヤ5で結線した。
This completes the package. ECL
The element 1 was die-bonded to the element mounting portion 7 in the center of the alumina substrate 3. The electrodes of the three types of power sources of the ECL element 1 were connected to the corresponding loop-shaped power source metallizing lines 6 with the aluminum wires 5.

さらにそれぞれのループ状電源メタライズ線6を、第5
図に示すように1本ずつ最外方のリードフレームにアル
ミワイヤ5で接続した。
Furthermore, each loop-shaped power supply metallization line 6
As shown in the figure, each piece was connected to the outermost lead frame with an aluminum wire 5.

ECL素子上の信号用の電極はその他の対応するリード
フレームにアルミワイヤで接続した。
The signal electrodes on the ECL element were connected to other corresponding lead frames by aluminum wires.

最後に、アルミナ基板3と同じ寸法であり内部に凹部を
持つセラミックキャップ8をセラミック基板3に押し当
て、加熱封止した。
Finally, a ceramic cap 8 having the same dimensions as the alumina substrate 3 and having a recess inside was pressed against the ceramic substrate 3 and heat-sealed.

セラミックキャップ8にも周縁に封止ガラス4が塗って
ある。封止ガラス同士が押しあてられ加熱されるので、
両者が溶融状態になる。これを冷却するとセラミックキ
ャップ8と基板3とは強固に結合する。結合部は空気の
流通のない気密封止となる。
The sealing glass 4 is also applied to the periphery of the ceramic cap 8. Since the sealing glasses are pressed against each other and heated,
Both become molten. When this is cooled, the ceramic cap 8 and the substrate 3 are firmly bonded. The joint is hermetically sealed with no air flow.

こうして、リード数が少ないにもかかわらず、多くの電
源電極を四辺に持つECL素子1を収容することができ
た。
Thus, it was possible to accommodate the ECL element 1 having many power supply electrodes on the four sides in spite of the small number of leads.

このECL素子は168個の電極を有する。信号用が138
個、電源用が30個である。第3図のものだと168本のリ
ードフレームが必要であるが、本発明では141本のリー
ドフレームでよい。
This ECL element has 168 electrodes. 138 for signal
30 for power supply and 30 for power supply. In the case of FIG. 3, 168 lead frames are required, but 141 lead frames are sufficient in the present invention.

このパッケージで初期動作を確認した後、プレッシャー
クッカーテスト(121℃,2.3atm、100H)をした。再度
動作テストをしたところ、30パッケージに対して不良率
は0であった。
After confirming the initial operation with this package, a pressure cooker test (121 ° C, 2.3atm, 100H) was performed. When the operation test was conducted again, the defective rate was 0 for 30 packages.

(キ)実施例II アルミナ基板のかわりに、CuW板上に10μm程度の厚さ
のアルミナ薄膜を形成した基板を用いて、本考案のパッ
ケージを作った。CuWは導体であるから、アルミナ薄膜
を付けて上面を絶縁体にしている。
(G) Example II A package of the present invention was made by using a substrate formed by forming an alumina thin film having a thickness of about 10 μm on a CuW plate instead of the alumina substrate. Since CuW is a conductor, an alumina thin film is attached to make the upper surface an insulator.

CuWは熱伝導度が良いから、セラミックより放熱性が優
れている。
Since CuW has good thermal conductivity, it has better heat dissipation than ceramics.

基板四周に低融点の封止ガラス4を塗布した。セラミッ
ク枠(Al2O3)20を取り付けた。
A low melting point sealing glass 4 was applied to the four sides of the substrate. A ceramic frame (Al 2 O 3 ) 20 was attached.

Al蒸着により、メタライズ層9とループ状電源メタライ
ズ線6とを形成した。
The metallization layer 9 and the loop-shaped power supply metallization line 6 were formed by Al vapor deposition.

以後、実施例Iと同じ工程を行うことにより、高放熱特
性をもった気密封止サークアッドを製造することができ
た。
Thereafter, by performing the same steps as in Example I, it was possible to manufacture a hermetically sealed quad having a high heat dissipation characteristic.

(ク)効果 ECL素子のように3種類以上の電源を必要とし(N≧
3)、しかもそれぞれの種類の電源が素子の一辺につい
て2以上の電源電極を持つ(n≧2)場合、本考案のパ
ッケージは極めて有効である。
(H) Effect Requires three or more types of power sources like the ECL element (N ≧
3) Moreover, when each type of power source has two or more power source electrodes on one side of the device (n ≧ 2), the package of the present invention is extremely effective.

このパッケージによると配線を簡略化し、リードフレー
ムの数を削減できる。するとパッケージを小さくでき
る。特に、第5図のようにすると、極めて効果的であ
る。
According to this package, wiring can be simplified and the number of lead frames can be reduced. Then the package can be made smaller. In particular, the configuration shown in FIG. 5 is extremely effective.

パッケージが小さくなると、実装の点で便利になり使い
やすい。さらに、パッケージが小さいので、信号線も短
くでき,高速特性も向上する。
The smaller the package, the more convenient and easy to implement. Further, since the package is small, the signal line can be shortened and the high speed characteristic is improved.

また、このパッケージはサークアッドの改良であって、
セラミックパッケージ(MLCP)に比べて安価であ
る。
In addition, this package is an improvement of Sir Quad,
It is cheaper than a ceramic package (MLCP).

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の実施例に係るパッケージの平面図。 第2図はキャップで封止した状態の縦断面図。 第3図は従来のサークアッドパッケージの平面図。 第4図は多層セラミックパッケージで各層ごとに電源面
を設けたものの例を示す縦断面図。 第5図は本考案の他の実施例に係るパッケージの平面
図。 1……ECL素子 2……リードフレーム 3……基板 4……封止ガラス 5……アルミワイヤ 6……ループ状電源メタライズ線 7……素子搭載部 8……セラミックキャップ 9……メタライズ層 20……セラミック枠 VEE,VBB,VCC……電源 E,B,C……各電源につながるリードフレーム
FIG. 1 is a plan view of a package according to an embodiment of the present invention. FIG. 2 is a vertical cross-sectional view in a state of being sealed with a cap. FIG. 3 is a plan view of a conventional circular quad package. FIG. 4 is a vertical sectional view showing an example of a multilayer ceramic package in which a power supply surface is provided for each layer. FIG. 5 is a plan view of a package according to another embodiment of the present invention. 1 ... ECL element 2 ... Lead frame 3 ... Substrate 4 ... Sealing glass 5 ... Aluminum wire 6 ... Loop-shaped power supply metallized wire 7 ... Element mounting part 8 ... Ceramic cap 9 ... Metallized layer 20 …… Ceramic frame V EE , V BB , V CC …… Power supply E, B, C …… Lead frame connected to each power supply

───────────────────────────────────────────────────── フロントページの続き (72)考案者 瀧川 貴稔 兵庫県伊丹市昆陽北1丁目1番1号 住友 電気工業株式会社伊丹製作所内 (72)考案者 安原 正晴 兵庫県伊丹市昆陽北1丁目1番1号 住友 電気工業株式会社伊丹製作所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Takatoshi Takigawa 1-1-1, Kunyokita, Itami City, Hyogo Prefecture Sumitomo Electric Industries, Ltd. Itami Works (72) Masaharu Yasuhara 1-chome, Koyokita, Itami City, Hyogo Prefecture No. 1 in Sumitomo Electric Industries Itami Works

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】Nを3以上の整数、nを2以上の整数と
し、N種類の電源を必要としひとつの電源について各辺
ごとにn以上の電極を有する正方形の素子を収容するた
めのパッケージであって、正方形状の、セラミック或は
金属板上に絶縁層を形成した基板3と、基板3の四辺外
縁部に塗布された封止ガラス4と、基板3の中央の素子
1を搭載すべき素子搭載部7の四周であって、封止ガラ
ス4の内端に取り付けられる正方形のセラミック枠20
と枠20の上に設けられるN本のループ状電源メタライ
ズ線6と、封止ガラス4によって内方端部が固定された
多数のリードフレーム2とよりなり、リードフレーム2
のうち最外方にある適数本のリードフレームが前記N本
のループ状電源メラタイズ線6とワイヤ5で結線され、
素子1の各辺上のn個の電源電極はその直近のループ状
電源メラタイズ線6とワイヤ5で結線されるようにした
事を特徴とする多電源素子用パッケージ。
1. A package for accommodating a square element in which N is an integer of 3 or more, n is an integer of 2 or more, N kinds of power supplies are required, and one power supply has n or more electrodes on each side. In addition, a square substrate 3 having an insulating layer formed on a ceramic or metal plate, sealing glass 4 applied to the outer edges of the four sides of the substrate 3, and a device 1 at the center of the substrate 3 are mounted. A square ceramic frame 20 which is attached to the inner end of the sealing glass 4 on the four sides of the element mounting portion 7
And N number of loop-shaped power source metallized wires 6 provided on the frame 20 and a large number of lead frames 2 whose inner ends are fixed by the sealing glass 4.
A suitable number of outermost lead frames are connected by the N loop-shaped power supply merizing wires 6 and wires 5,
A multi-power-source device package characterized in that n power supply electrodes on each side of the device 1 are connected by a loop-shaped power supply melatized wire 6 and a wire 5 in the immediate vicinity thereof.
JP1988119029U 1988-09-09 1988-09-09 Package for multiple power supply devices Expired - Lifetime JPH069508Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988119029U JPH069508Y2 (en) 1988-09-09 1988-09-09 Package for multiple power supply devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988119029U JPH069508Y2 (en) 1988-09-09 1988-09-09 Package for multiple power supply devices

Publications (2)

Publication Number Publication Date
JPH0241430U JPH0241430U (en) 1990-03-22
JPH069508Y2 true JPH069508Y2 (en) 1994-03-09

Family

ID=31363903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988119029U Expired - Lifetime JPH069508Y2 (en) 1988-09-09 1988-09-09 Package for multiple power supply devices

Country Status (1)

Country Link
JP (1) JPH069508Y2 (en)

Also Published As

Publication number Publication date
JPH0241430U (en) 1990-03-22

Similar Documents

Publication Publication Date Title
JPH07231069A (en) Semiconductor device, manufacture thereof and lead frame used therefor
JPH069508Y2 (en) Package for multiple power supply devices
JPH09307051A (en) Semiconductor device sealed by resin and method of manufacturing it
JPH0625007Y2 (en) Package for multiple power supply devices
JPH0831490B2 (en) Glass-sealed ceramic package
JPH0638426Y2 (en) Package for multiple power supply elements
JPH0622985Y2 (en) Package for multiple power supply elements
JPH0622984Y2 (en) Package for multiple power supply elements
JPH04144162A (en) Semiconductor device
JP2761995B2 (en) High heat dissipation integrated circuit package
JPH05243326A (en) Semiconductor device
JPH10275879A (en) Semiconductor package
JPH0333068Y2 (en)
JPS6384124A (en) Semiconductor device
JP3541751B2 (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JPH07221211A (en) Semiconductor device
JPH03276788A (en) Ceramic substrate for integrated circuit mounting use
JP2000216306A (en) Semiconductor device
JPS6125248Y2 (en)
JPH05343563A (en) Ceramic package
JPH01184895A (en) Laser diode chip carrier
JPS61150251A (en) Semiconductor device
JPH0574987A (en) Semiconductor device
JPS5840339B2 (en) high frequency transistor
JPS6341052A (en) Package for semiconductor device