JPH0638426Y2 - Package for multiple power supply elements - Google Patents
Package for multiple power supply elementsInfo
- Publication number
- JPH0638426Y2 JPH0638426Y2 JP1988116284U JP11628488U JPH0638426Y2 JP H0638426 Y2 JPH0638426 Y2 JP H0638426Y2 JP 1988116284 U JP1988116284 U JP 1988116284U JP 11628488 U JP11628488 U JP 11628488U JP H0638426 Y2 JPH0638426 Y2 JP H0638426Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- package
- substrate
- loop
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Description
【考案の詳細な説明】 （ア）技術分野 この考案は、小型で電源配線の簡略化が可能な多電源半
導体素子用の半導体パツケージに関する。DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field The present invention relates to a semiconductor package for a multi-power semiconductor device that is small and enables simplification of power wiring.
（イ）従来技術 半導体装置のパツケージは、（１）プラスチツクモール
ド、（２）サーデイツプ、サークワツド、（３）多層セ
ラミツク（Multi Laminate Ceramic Package MLCP）な
どのものがある。(A) Prior Art As a package of a semiconductor device, there are (1) plastic mold, (2) ceramic die, circular quad, and (3) multi-layer ceramic package (MLCP).
（３）はセラミツク板を何枚も積層するもので、立体的
な構造を取り、配線の自由度は高い。放熱性、機密性と
もによい。しかし、高価である。In (3), a number of ceramic plates are laminated, which has a three-dimensional structure and has a high degree of freedom in wiring. Good heat dissipation and confidentiality. But it is expensive.
（１）は最も安直で最も多用されるパツケージである。
これは、高速信号を扱う素子や、発熱の著しい素子に対
するパツケージとしては不適である。(1) is the safest and most frequently used package.
This is not suitable as a package for an element that handles high-speed signals or an element that generates a lot of heat.
（２）はセラミツク板を使うが、積層構造をとらず、基
板と、蓋だけを持つ。基板の上にリードフレームや半導
体素子を付け、蓋をガラス封止する。セラミツクスが主
体であるので、放熱性などは良い。（３）よりも安価で
ある。(2) uses a ceramic plate, but does not have a laminated structure and has only a substrate and a lid. A lead frame or semiconductor element is attached on the substrate, and the lid is glass-sealed. Since it is mainly composed of ceramics, it has good heat dissipation. It is cheaper than (3).
本考案は（２）のカテゴリーに含まれるパツケージの改
良に関する。The present invention relates to an improvement of the package included in the category (2).
第３図に従来例に係る、ガラスで封止した気密封止型パ
ツケージ構造を示す。FIG. 3 shows a conventional hermetically sealed package structure sealed with glass.
この気密封止型半導体装置は、サークアツド（Cer qua
d）と呼ばれるものである。薄型を要求されるマシクロ
コンピユータなどの進展に伴つて、多用されてきてい
る。This hermetically sealed semiconductor device is a Cer quat
It is called d). It has been widely used along with the progress of machines such as a Mac computer which is required to be thin.
基板と蓋とがセラミツクであるので、セラミツクのCer
をとつている。quadというのは、四辺にリードフレーム
を付けるという事である。あわせて、Cer quadという。
二辺にリードのあるものはCer dipという。Since the substrate and lid are ceramics, the ceramic
Is taking. Quad means attaching a lead frame to all four sides. Together, it is called Cer quad.
Those with leads on two sides are called Cer dips.
できるだけ多くのリードを取りたいという場合は四辺に
リードがあるCer quadが適している。If you want to take as many leads as possible, Cer quad with leads on all sides is suitable.
サークアツドの基板としては、名前のとおり、アルミナ
などのセラミツクが主流である。使用実績もある。しか
し、高放熱性を要求されるものでは、CuW、窒化アルミ
（AlN）などを基板にする、という事が検討されてい
る。As the name suggests, ceramics such as alumina are predominantly used as the substrate for sakuad. It has a track record of use. However, if high heat dissipation is required, the use of CuW, aluminum nitride (AlN), etc. as the substrate is being considered.
サークアツドパツケージは、セラミツクを使つていて
も、セラミツクパツケージとはいわない。The sark adakage package does not mean that it is a ceramic package, even if it uses ceramics.
さて、主流であるセラミツク基板の場合の製造方法を説
明する。Now, a manufacturing method in the case of the mainstream ceramic substrate will be described.
焼成したAl2O3板の四辺に封止ガラス４（低融点ガラ
ス）を塗り、その上にリードフレーム２を載せる。加熱
してガラスを溶かし、半溶融状態とする。リードフレー
ム２の先端は自重でガラス融液の中に沈みこむ。これを
冷却すれば、リードフレーム２が封止ガラス４の中に固
定されたことになる。The sealing glass 4 (low melting point glass) is applied to the four sides of the fired Al 2 O 3 plate, and the lead frame 2 is placed thereon. It is heated to melt the glass and bring it into a semi-molten state. The tip of the lead frame 2 sinks into the glass melt under its own weight. When this is cooled, the lead frame 2 is fixed in the sealing glass 4.
この時リードフレーム２の先端部分の上面は、ガラス表
面と面一（つらいち）に近い状態になつている。At this time, the upper surface of the tip portion of the lead frame 2 is almost flush with the glass surface.
こうしてパツケージができたことになる。ついで基板
３′の中央に半導体素子１′を載せて固定する。素子
１′の上面の電極部と、リードフレーム２の先端とをア
ルミワイヤ５によつて結線する。In this way, the package was completed. Then, the semiconductor element 1'is placed and fixed on the center of the substrate 3 '. The electrode portion on the upper surface of the element 1'and the tip of the lead frame 2 are connected by an aluminum wire 5.
リードフレーム２は、基板３′の低融点ガラス４の部分
に放射状に固定されている。互に独立であつて、リード
フレーム間に特別な関係はない。The lead frame 2 is radially fixed to the low melting point glass 4 portion of the substrate 3 '. They are independent of each other and there is no special relationship between the lead frames.
従つて、素子１′の電極部と、リードフレームとの接続
は任意である。入力信号線、出力信号線、電源線をどの
リードフレームに対応させてもよい。Therefore, the connection between the electrode portion of the element 1'and the lead frame is arbitrary. The input signal line, output signal line, and power supply line may correspond to any lead frame.
四辺ともに同じようなリードフレーム構造になつてい
る。All four sides have the same lead frame structure.
素子１′の取付、ワイヤボンデイングが終ると、四辺に
封止ガラスを塗つたアルミナ製の蓋（キヤツプ）を、基
板３′に当てがう。封止ガラスが基板３′のリードフレ
ーム２の先端部分に当たる。この状態で加熱する。封止
ガラスが溶融して、蓋と基板とを封止する。After the mounting of the element 1'and the wire bonding are completed, an alumina lid (cap) having sealing glass coated on the four sides is applied to the substrate 3 '. The sealing glass hits the tip portion of the lead frame 2 of the substrate 3 '. Heat in this state. The sealing glass melts and seals the lid and the substrate.
このようなCer quadパツケージはリードフレームが独立
であるから、どのような素子に対しても使うことができ
る。汎用性の高いパツケージである。Since such a Cer quad package has an independent lead frame, it can be used for any device. It is a versatile package.
第３図に於て、下の一辺だけワイヤボンドされた状態を
示している。他の三辺はワイヤボンド前の状態で、リー
ドフレームが単に放射状にとりつけられているだけであ
る。FIG. 3 shows a state in which only one lower side is wire-bonded. The other three sides are in a state before wire bonding, and the lead frames are simply attached radially.
（ウ）考案が解決しようとする問題点 ECL素子は（Emitter Coupled Logic）は、Si半導体であ
るが、高速動作させる事ができる。(C) Problems to be solved by the invention Although the ECL element (Emitter Coupled Logic) is a Si semiconductor, it can be operated at high speed.
高速動作させる場合、発熱も著しい。それゆえ、放熱が
問題になる。そのため、Cer quad、Cer dip、或はセラ
ミツク積層パツケージが用いられる。価格の点で前二者
の方が有利である。When operating at high speed, heat generation is remarkable. Therefore, heat dissipation becomes a problem. Therefore, Cer quad, Cer dip, or ceramic laminated packages are used. The former two are more advantageous in terms of price.
高速動作させる場合、その他にもいろいろな問題があ
る。信号線に対しても工夫をしなければならない。電源
線に対しても配慮が必要である。There are various other problems when operating at high speed. You must also devise the signal line. It is also necessary to consider the power line.
ECL素子は、３電源を必要とする。これを、VCC、VBB、V
EEと書く。単に３つの電極をこれに充てればよいという
事ではない。ECL elements require 3 power supplies. This is V CC , V BB , V
Write EE . It does not mean that only three electrodes should be provided for this.
高速動作をさせようとすると、電源線のインピーダンス
が問題になる。これを実効的に零に近づけなければなら
ない。このため、電源線は太く短いことが望まれる。When trying to operate at high speed, the impedance of the power supply line becomes a problem. This must effectively approach zero. Therefore, it is desired that the power supply line be thick and short.
こうするために、ECL素子の方でも、多くの箇所に電源
用のパツドを作つておき、パツケージの方でも、電源用
のリードを多数設けるようにする。In order to do this, the ECL element is also provided with power supply pads in many places, and the package is also provided with a large number of power supply leads.
そうすると、短いワイヤ、短いパターンで電源線を構成
することができる。電源線の実効的なインピーダンスを
減ずることができる。Then, the power supply line can be configured with a short wire and a short pattern. The effective impedance of the power line can be reduced.
さらに、電源電位を安定化させ、電源線からノイズが入
るのを防ぐためには、電源間に容量の大きいコンデンサ
を入れる必要がある。Further, in order to stabilize the power supply potential and prevent noise from entering from the power supply line, it is necessary to insert a capacitor having a large capacity between the power supplies.
電源用のリードを多数設けるために、例えば、一辺に３
つずつの電源用リードを設ける。第３図で、VCC、VBB、
VEE用のリードを、Ｃ、Ｂ、Ｅと書く。３電源であるの
で、一辺にＣ、Ｂ、Ｅのリードが３本ずつ存在する。も
しも入力信号、出力信号用のリードが９本であるとすれ
ば、９＋９＝18本のリードが一辺に存在する。一辺に18
のリードがあり、このうち９本が電源用のリードである
という事になる。To provide many leads for power supply, for example, 3 on each side
Provide each power supply lead. In Fig. 3, V CC , V BB ,
The leads for VEE are written as C, B, E. Since there are three power sources, there are three C, B, and E leads on each side. If there are 9 leads for input signals and output signals, there are 9 + 9 = 18 leads on one side. 18 per side
It means that 9 of them are for power supply.
電源用のリードが多過ぎる。リードの間隔は限られてい
るので、素子のサイズが決まると、とりつけうるリード
の数も決まつてしまう。入力、出力信号用のリードを多
数とりつけることができない。Too many leads for power supply. Since the interval between leads is limited, the number of leads that can be attached also depends on the size of the device. It is not possible to attach many leads for input and output signals.
また、電源用リードの間には、外部コンデンサを接続す
るのであるが、このように電源用リードが散在している
と、コンデンサを取付けるのが難しくなる。An external capacitor is connected between the power supply leads. However, if the power supply leads are scattered in this way, it becomes difficult to mount the capacitors.
素子のサイズが大きくなれば、パツケージも大きくで
き、リードフレームの数も増やす事ができる。すると電
源用のリードの数の比率を下げる事ができるように見え
る。The larger the device size, the larger the package and the number of lead frames. Then it seems that the ratio of the number of leads for power supply can be reduced.
しかし、そうではない。素子サイズが大きくなると、素
子側の電源用パツドの数も増える。パツケージの側にも
１辺に３つではなく、４つあるいは５つの電源用リード
を設けなければならない。But not so. As the element size increases, the number of power supply pads on the element side also increases. The package side must also have four or five power leads instead of three on one side.
結局、総リード数に占める電源用リード数の比は変らな
いのである。After all, the ratio of the number of power supply leads to the total number of leads remains unchanged.
セラミツク積層パツケージ（MLCP）の場合は、セラミツ
ク層ごとに電源面を設けて、電源用リードの数を減じた
ものがある。この電源面は四周に存在し、素子上のどの
位置のパツドからも、短いワイヤで到達できるようにな
つている。第４図にこれを示す。In the case of a ceramic laminated package (MLCP), there is one in which a power supply surface is provided for each ceramic layer and the number of power supply leads is reduced. This power supply surface is present on all four sides and can be reached from any pad on the device with a short wire. This is shown in FIG.
このようなものは、本出願人による特願昭62-19380号
（S62.1.29出願）、特願昭62-19811号（S62.1.30出願）
などに開示してある。Such a thing is disclosed in Japanese Patent Application No. 62-19380 (S62.1.29 application) and Japanese Patent Application No. 62-19811 (S62.1.30 application) by the present applicant.
Etc.
セラミツクパツケージの場合は、セラミツク薄板を何枚
も重ねるから、立体的な構造にする事ができ、このよう
な事も可能になる。In the case of a ceramic package, since a number of ceramic thin plates are stacked, a three-dimensional structure can be formed, and such a thing becomes possible.
しかし、サークアツドの場合は平面構造であるから、そ
のような層ごとに周回電源面を設けることができない。However, in the case of the circle quad, since it has a planar structure, it is not possible to provide a circulating power supply surface for each such layer.
前述の問題は、特に100本以上の多くのリードを持つパ
ツケージの場合に重大な問題となる。The above-mentioned problems are especially serious in the case of a package having many leads of 100 or more.
（エ）構成 本考案のパツケージは、サークワツドパツケージ基板の
素子搭載部の周囲４辺に、必要な電源の数だけのループ
状メタライズ電源線を形成し、これとリードフレーム、
及び素子の電源用パツドとはワイヤによつて接続するよ
うにしたものである。(D) Structure In the package of the present invention, the looped metallized power supply lines for the required number of power supplies are formed on the four sides around the element mounting portion of the circled package board, and the lead frame,
Also, the power supply pad of the device is connected by a wire.
ループ状というのは、閉曲線であるという事であう。メ
タライズというのは、絶縁体の上に金属層を設ける事で
ある。多くはＷの層の上にAuの層を被覆したものであ
る。間にNiの層をつける事もある。これは厚膜印刷法に
よつて形成できるし、蒸着法によつても形成できる。蒸
着の場合は、Al、Ag、Auが用いられうる。The loop shape means that it is a closed curve. Metallizing is providing a metal layer on an insulator. Many are W layers coated with Au layers. Sometimes a Ni layer is added between them. This can be formed by the thick film printing method or the vapor deposition method. In the case of vapor deposition, Al, Ag, Au may be used.
リードフレームは、いずれも、ループ状電源メタライズ
線より外側に位置し、必要なリードフレームと、ループ
状電源メタライズ線とはワイヤで結合される。このた
め、１辺あたりの電源用リードフレームは、各電源
VEE、VCC、VBBあたり１本ずつでよいようになる。Each of the lead frames is located outside the loop-shaped power supply metallization line, and the necessary lead frame and the loop-shaped power supply metallization line are connected by wires. Therefore, the power supply lead frame per side is
One for V EE , V CC , and V BB .
以下、実施例を示す図面によつて説明する。第１図は本
考案の実施例にかかるパツケージの平面図、第２図は閉
蓋時の縦断面図である。Embodiments will be described below with reference to the drawings. FIG. 1 is a plan view of a package according to an embodiment of the present invention, and FIG. 2 is a vertical sectional view with a lid closed.
基板３は正方形の、上面が絶縁されている薄板である。
これは、多くの場合セラミツク（たとえばアルミナAl2O
3）である。放熱性を特に高める必要がある場合はCu−
Ｗ、AlNなども使用される。Cu−Ｗは導体であるので、
この場合は、上面にAl2O3、AlN、SiO2などの絶縁膜を設
けて、上面を絶縁する。The substrate 3 is a square thin plate having an upper surface insulated.
This is often the case with ceramics (eg alumina Al 2 O
3 ) If it is necessary to particularly improve heat dissipation, Cu-
W, AlN, etc. are also used. Cu-W is a conductor, so
In this case, an insulating film made of Al 2 O 3 , AlN, SiO 2 or the like is provided on the upper surface to insulate the upper surface.
基板３の中央部が素子搭載部７である。ここにECL素子
１が、後に搭載される。この図では、ECL素子１を図示
しているが、パツケージという場合、ECL素子１などが
未だ搭載されていないものをいう。The central portion of the substrate 3 is the element mounting portion 7. The ECL element 1 will be mounted here later. Although the ECL element 1 is shown in this figure, the package means that the ECL element 1 and the like are not yet mounted.
素子搭載部７を囲むように、正方形ループ状に、電源数
に等しい数のループ状電源メタライズ線６を形成する。
この例では３電源VEE、VCC、VBBであるので、ループの
数は３である。A number of loop-shaped power supply metallized lines 6 equal to the number of power supplies are formed in a square loop shape so as to surround the element mounting portion 7.
In this example, there are three power supplies, V EE , V CC , and V BB , so the number of loops is three.
３重のループ状電源メタライズ線６の外縁に、低融点ガ
ラスである封止ガラス４が正方形状に塗布してある。A sealing glass 4 which is a low-melting glass is applied in a square shape on the outer edge of the triple loop-shaped power supply metallized wire 6.
リードフレーム２の先端は、封止ガラス４の作用で固定
されている。これは、従来と同じで、リードフレームの
先端を封止ガラス４に当てておき、加熱すると、ガラス
が半溶融状態になり、リードフレーム先端が融液中に沈
み、冷却するとこの状態で固定されるのである。The tip of the lead frame 2 is fixed by the action of the sealing glass 4. This is the same as the conventional one. When the tip of the lead frame is put on the sealing glass 4 and heated, the glass becomes a semi-molten state, the tip of the lead frame sinks in the melt, and when cooled, it is fixed in this state. It is.
第３図のものに比べると、封止ガラス４の塗布されてい
る幅が狭く、リードフレーム２の支持長も短かくなつて
いる。リードフレーム２の内方端が放射状に曲げられて
いない。Compared with the one shown in FIG. 3, the width of the sealing glass 4 applied is narrower and the supporting length of the lead frame 2 is shorter. The inner end of the lead frame 2 is not bent radially.
これは、封止ガラス４と素子搭載部７の間にループ状電
源メタライズ線６を設けたため、封止ガラス幅を大きく
とれないからである。This is because the loop-shaped power supply metallization line 6 is provided between the sealing glass 4 and the element mounting portion 7, and therefore the sealing glass width cannot be increased.
しかし、パツケージ基板３が大きければ、封止ガラス４
の塗布幅をもつと拡げる事ができる。この場合、リード
フレーム２の内方端は、放射状に曲げた方がよい。However, if the package substrate 3 is large, the sealing glass 4
It can be expanded with a coating width of. In this case, the inner end of the lead frame 2 should be bent radially.
さて、辺あたりに多数のリードフレームがある。このう
ち、両端に近いリードフレームを電源の数Ｎだけ選ぶ。
このリードフレームを各電源用のリードフレームとす
る。一辺のリードフレームの数をＮとすると、（Ｎ−
Ｎ）は信号用のリードフレームである。By the way, there are many lead frames around the edges. Of these, lead frames close to both ends are selected by the number N of power supplies.
This lead frame is used as a lead frame for each power supply. If the number of lead frames on one side is N, (N-
N) is a lead frame for signals.
これら信号用のリードフレームは内側に位置する。The leadframes for these signals are located inside.
この例では３電源（Ｎ＝３）であるので、一辺のうち３
つのリードフレームがVCC、VBB、VEEに当てられてい
る。In this example, since there are 3 power sources (N = 3), 3 out of 1 side
One lead frame is applied to V CC , V BB , and V EE .
これらのリードフレームを、Ｃ、Ｂ、Ｅと書く。These lead frames are written as C, B, E.
これらのリードフレームは、アルミワイヤ５によつて、
それぞれのループ状電源メタライズ線6c、6b、6eに接続
される。These lead frames are connected by the aluminum wire 5.
It is connected to each loop-shaped power supply metallization line 6c, 6b, 6e.
ループ状電源メタライズ線6c、6b、6eの内側の順序は任
意である。The order inside the loop-shaped power supply metallization lines 6c, 6b, 6e is arbitrary.
こうすることにより、一辺あたりの電源用リードフレー
ムはひとつでよい事になる。By doing so, only one power supply lead frame is required per side.
第３図のものは一辺あたり３つのリードフレームを要し
ていた。つまり、一辺あたり２つのリードフレームを各
電源ごとに節減する事ができる。The one shown in FIG. 3 required three lead frames per side. That is, it is possible to save two lead frames per side for each power source.
さらに進んで、本考案に於ては各電源VEE、VBB、VCCに
つながるリードフレームを、全体で１本とする事もでき
る。つまり、４辺のうち３辺を選び、これらの辺に、V
EEに、又はVBBに或はVCCにつながるリードフレームを１
本ずつ指定するようにする。こうすると、パツケージ全
体で、電源用のリードフレームは、電源の種類の数だけ
でよいことになる。Further, in the present invention, the lead frame connected to each of the power supplies V EE , V BB and V CC can be integrated into one lead frame. In other words, select 3 out of 4 sides and set V
1 leadframe to EE or to V BB or to V CC
Make sure to specify each book. In this case, the number of power supply lead frames in the entire package is only the number of power supply types.
第５図にこのようなパツケージの概略平面図を示す。FIG. 5 shows a schematic plan view of such a package.
（オ）作用 ECL素子１を、素子搭載部７のメタライズ層９の上にダ
イボンドする。(E) Action The ECL element 1 is die-bonded on the metallized layer 9 of the element mounting portion 7.
素子１の四辺にある電極パツドと、リードフレーム２及
びループ状電源メタライズ線６との間をワイヤボンデイ
ングによつて接続する。The electrode pads on the four sides of the element 1 are connected to the lead frame 2 and the loop-shaped power supply metallized wire 6 by wire bonding.
入力信号、出力信号の場合は、対応するリードフレーム
２と素子のパツド10とを接続する。In the case of an input signal and an output signal, the corresponding lead frame 2 and the pad 10 of the element are connected.
電源線の場合は、素子の電源電極パツド10と、対応する
ループ状電源メタライズ線６とをワイヤボンデイングに
よつて接続する。ループ状電源メタライズ線６は、四周
にあるので、どの電源電極パツドも、短いワイヤで接続
する事ができる。In the case of a power supply line, the power supply electrode pad 10 of the element and the corresponding loop-shaped power supply metallization line 6 are connected by wire bonding. Since the loop-shaped power supply metallized line 6 is provided on four sides, any power supply electrode pad can be connected with a short wire.
ワイヤは細いので、誘導Ｌの値が大きい。ワイヤを短く
できると、インピーダンスを下げる事ができる。Since the wire is thin, the value of the induction L is large. The shorter the wire, the lower the impedance.
本考案のパツケージは、リード数を減らす事ができ、全
リード数に対する電源用のリードの数の比率を下げるこ
とができる。The package of the present invention can reduce the number of leads and reduce the ratio of the number of leads for power supply to the total number of leads.
この点を、第３図、第１図に示した例を比較することに
よつてさらに詳しく説明する。This point will be described in more detail by comparing the examples shown in FIGS. 3 and 1.
この素子は、四辺に同等の電極パツド10を持ち、一辺に
ついて、 入出力信号用の素子電極 ９個 VEE電極 ３個 VBB電極 ３個 VCC電極 ３個 合計 18個 の電極パツドを持つとする。This device has equivalent electrode pads 10 on four sides, and each side has 18 device pads for input / output signals 9 V EE electrodes 3 V BB electrodes 3 V CC electrodes 3 To do.
第３図に示した従来例では、素子の電極数と、パツケー
ジのリードフレームの数は等しい。このため、リードフ
レームの総数は72本となる。このうち電源用のリードフ
レームは36本である。半分は電源用のリードフレームと
なるわけである。In the conventional example shown in FIG. 3, the number of electrodes of the device is equal to the number of lead frames of the package. Therefore, the total number of lead frames is 72. Of these, 36 are lead frames for power supply. Half will be the lead frame for the power supply.
これに反し、第１図に示す、本考案のパツケージでは、
電源用のリードフレームは一辺につきひとつづつにまと
める事ができる。このため一辺あたりの電源用リードフ
レームが３本に減る。信号用のリードフレームを９本と
すると、一辺あたりのリードフレーム数が12本に減る。
総数は48本であり、このうち電源用リードフレームは12
本にすぎない。On the contrary, in the package of the present invention shown in FIG.
The power leadframes can be grouped one per side. Therefore, the number of power supply lead frames per side is reduced to three. If the number of signal lead frames is 9, the number of lead frames per side is reduced to 12.
The total number is 48, of which 12 are lead frames for power supply.
It's just a book.
リードフレームの総数は48/72＝2/3つまり67％に減少す
る。The total number of lead frames is reduced to 48/72 = 2/3 or 67%.
リードフレームの数を減らす事ができるから、同一の幅
のリードフレームを同一の間隔で設ける事とした場合、
パツケージをより小型にする事ができる。Since the number of lead frames can be reduced, if lead frames of the same width are provided at the same intervals,
The package cage can be made smaller.
さらに、電源用のリードフレームをパツケージの隅にま
とめているから、外部コンデンサを電源間に接続するの
が容易になる。Further, since the lead frame for the power supply is gathered in the corner of the package, it becomes easy to connect the external capacitor between the power supplies.
さきほどの例では、素子の一辺あたり、各電源電極が３
個ある場合であつた。２個以上であればリードを減らす
上で効果がある。In the example above, each side of the element has 3 power supply electrodes.
It was when there were pieces. Two or more is effective in reducing leads.
一般に、素子の一辺あたりの各電源電極数がｎであると
する。一辺あたりの入出力信号電極数がｓであるとす
る。必要な電源の種類がＮであるとする。Generally, it is assumed that the number of power supply electrodes per side of the device is n. It is assumed that the number of input / output signal electrodes per side is s. It is assumed that the required power source type is N.
従来のパツケージでは、必要なリードの総数Σ１は Σ１＝4nN＋4s （１） である。In the conventional package, the total number of required leads Σ 1 is Σ 1 = 4nN + 4s (1).
本考案では、総リード数Σ０は Σ０＝4nN＋4s （２） となる。総リード数の比は である。さきほどの例はｓ＝９、Ｎ＝３、ｎ＝３の場合
である。ｎが２以上で、この比が１より小さくなる事が
分る。In the present invention, the total number of leads Σ 0 is Σ 0 = 4nN + 4s (2). The ratio of total leads Is. The previous example is for s = 9, N = 3, n = 3. It can be seen that this ratio becomes smaller than 1 when n is 2 or more.
さらに、前に述べたように、電源用リードフレームを全
体を通じて、各電源ごとに１本だけとすると（第５
図）、総リード数Σ０′は、Ｎ＋4sとなる。Furthermore, as mentioned earlier, if there is only one lead frame for each power supply throughout the power supply (5th
In the figure, the total number of leads Σ 0 ′ is N + 4s.
となつて、さらにリードの数を減ずることができる。 Therefore, the number of leads can be further reduced.
（カ）実施例Ｉ 通常の粉末治金法により成形及び焼成してアルミナ基板
を作つた。このアルミナ基板の中央部に金ペーストを印
刷、焼成し、素子搭載部のメタライズ層９と、３つのル
ープ状電源メタライズ線６とを同時に形成した。(F) Example I An alumina substrate was produced by molding and firing by a usual powder metallurgy method. Gold paste was printed and fired on the central portion of this alumina substrate to simultaneously form the metallization layer 9 of the element mounting portion and the three loop-shaped power supply metallization lines 6.
この後、基板３の四辺周縁上に、約100μｍの厚みの封
止ガラス４を塗布した。After that, the sealing glass 4 having a thickness of about 100 μm was applied onto the peripheral edges of the four sides of the substrate 3.
結線部となるべき部分の表面にAlを蒸着したリードフレ
ーム２を所定の位置に置いた。ただし、このときリード
フレーム２は外側で全てつながつていて、リードフレー
ムの内端が固定された後、外側の枠の部分を切りとる。
これは周知である。The lead frame 2 having Al vapor-deposited on the surface of the portion to be the connection portion was placed at a predetermined position. However, at this time, the lead frames 2 are all connected to each other on the outer side, and after the inner end of the lead frame is fixed, the outer frame portion is cut off.
This is well known.
このような基板３、ガラス４を加熱し、封止ガラス４を
半溶融状態にした。リードの内端が自重でガラスの中へ
沈み、リード内端の上面がガラス面とほぼ面一になる。
冷却してゆくと、ガラスは再び固化する。リードフレー
ムの内端が封止ガラス４により、基板３の上に固定され
た。The substrate 3 and the glass 4 were heated to bring the sealing glass 4 into a semi-molten state. The inner end of the lead sinks into the glass by its own weight, and the upper surface of the inner end of the lead becomes substantially flush with the glass surface.
As it cools, the glass solidifies again. The inner end of the lead frame was fixed on the substrate 3 by the sealing glass 4.
この後、リードフレームの後枠の部分を切りとり、リー
ドフレームを分離した。Then, the rear frame portion of the lead frame was cut off to separate the lead frame.
パツケージとしては、これででき上りである。The package is now complete.
ECL素子１を、アルミナ基板３の中央の素子搭載部７に
ダイボンドした。ECL素子１の３種類の電源の電極をそ
れぞれ対応するループ状電源メタライズ線６に、アルミ
ワイヤ５で結線した。The ECL element 1 was die-bonded to the element mounting portion 7 in the center of the alumina substrate 3. The electrodes of the three types of power sources of the ECL element 1 were connected to the corresponding loop-shaped power source metallization lines 6 with aluminum wires 5.
さらにそれぞれのループ状電源メタライズ線６を、各辺
につき１本ずつ対応するリードフレームにアルミワイヤ
５で接続した。Further, each loop-shaped power supply metallized wire 6 was connected to the corresponding lead frame by one wire on each side with an aluminum wire 5.
ECL素子上の信号用の電極はその他の対応するリードフ
レームにアルミワイヤで接続した。The signal electrodes on the ECL element were connected to other corresponding lead frames with aluminum wires.
最後に、アルミナ基板３と同じ寸法であり内部に凹所を
持つセラミツクキヤツプ８をセラミツク基板３に押しあ
て、加熱封止した。Finally, the ceramic cap 8 having the same dimensions as the alumina substrate 3 and having a recess inside was pressed against the ceramic substrate 3 and heat-sealed.
セラミツクキヤツプ８にも周縁に封止ガラス４が塗つて
ある。封止ガラス同士が押しあてられ加熱されるので、
両者が溶融状態になる。これを冷却するとセラミツクキ
ヤツプ８と基板３とは強固に結合する。結合部は空気の
流通のない気密封止となる。The sealing glass 8 is also coated on the peripheral edge of the ceramic cap 8. Since the sealing glasses are pressed against each other and heated,
Both become molten. When this is cooled, the ceramic cap 8 and the substrate 3 are firmly bonded. The joint is hermetically sealed with no air flow.
こうして、リード数が少ないにもかかわらず、多くの電
源電極を四辺に持つECL素子１を収容する事ができた。In this way, it was possible to accommodate the ECL element 1 having many power supply electrodes on the four sides in spite of the small number of leads.
（キ）実施例II アルミナ基板のかわりに、CuW板上に10μｍ程度の厚さ
のアツミナ薄膜を形成した基板を用いて、本考案のパツ
ケージを作つた。CuWは導体であるから、アルミナ薄膜
を付けて上面を絶縁体にしている。(G) Example II A package of the present invention was made by using a substrate having a CuW plate on which an Atmina thin film having a thickness of about 10 μm was formed instead of the alumina substrate. Since CuW is a conductor, an alumina thin film is attached to make the upper surface an insulator.
CuWは熱伝導度がよいから、セラミツクより放熱性が優
れる。Since CuW has good thermal conductivity, it has better heat dissipation than ceramics.
Al蒸着により、メタライズ層９とループ状電源メタライ
ズ線６とを形成した。基板四周に低融点の封止ガラス４
を塗布した。The metallization layer 9 and the loop-shaped power supply metallization line 6 were formed by Al vapor deposition. Sealing glass with low melting point 4 around the substrate 4
Was applied.
以後、実施例Ｉと同じ工程を行なうことにより、高放熱
特性をもつた気密封止サークアツドを製造することがで
きた。Thereafter, by performing the same steps as in Example I, it was possible to manufacture a hermetically sealed circuette having high heat dissipation characteristics.
（ク）効果 ECL素子のように３種類以上の電源を必要とし（Ｎ≧
３）、しかもそれぞれの種類の電源が素子の一辺につい
て２以上の電源電極を持つ（ｎ≧２）場合、本考案のパ
ツケージは極めて有効である。(H) Effect Requires three or more types of power sources like the ECL element (N ≧
3) Moreover, when each type of power source has two or more power source electrodes on one side of the element (n ≧ 2), the package of the present invention is extremely effective.
このパツケージによると配線を簡略化し、リードフレー
ムの数を削減できる。するとパツケージを小さくでき
る。According to this package, wiring can be simplified and the number of lead frames can be reduced. Then the package can be made smaller.
パツケージが小さくなると、実装の点で便利になり使い
やすい。さらに、パツケージが小さいので、信号線も短
かくでき、高速特性も向上する。The smaller the package, the more convenient and easy to implement. Further, since the package is small, the signal line can be made short and the high speed characteristics are improved.
また、このパツケージはサークアツドの改良であつて、
セラミツクパツケージ（MLCP）に比べて安価である。In addition, this package is an improvement of the circle quad,
It is cheaper than the ceramic package (MLCP).
第１図は本考案の実施例にかかるパツケージの平面図。 第２図はキヤツプで封止した状態の縦断面図。 第３図は従来のサークアツドパツケージの平面図。 第４図は多層セラミツクパツケージで各層ごとに電源面
を設けたものの例を示す縦断面図。 第５図は本考案の他の実施例にかかるパツケージの平面
図。 １……ECL素子 ２……リードフレーム ３……基板 ４……封止ガラス ５……アルミワイヤ ６……ループ状電源メタライズ線 ７……素子搭載部 ８……セラミツクキヤツプ ９……メタライズ層 VEE，VBB，VCC……電源 E,B,C……各電源につながるリードフレームFIG. 1 is a plan view of a package according to an embodiment of the present invention. FIG. 2 is a vertical cross-sectional view in a state where it is sealed with a cap. FIG. 3 is a plan view of a conventional circled package. FIG. 4 is a vertical cross-sectional view showing an example of a multilayer ceramic package in which a power supply surface is provided for each layer. FIG. 5 is a plan view of a package according to another embodiment of the present invention. 1 ... ECL element 2 ... Lead frame 3 ... Substrate 4 ... Sealing glass 5 ... Aluminum wire 6 ... Loop-shaped power supply metallized wire 7 ... Element mounting part 8 ... Ceramic cap 9 ... Metallized layer V EE , V BB , V CC …… Power supply E, B, C …… Lead frame connected to each power supply
───────────────────────────────────────────────────── フロントページの続き (72)考案者 安原 正晴 兵庫県伊丹市昆陽北１丁目１番１号 住友 電気工業株式会社伊丹製作所内 (72)考案者 山中 正策 兵庫県伊丹市昆陽北１丁目１番１号 住友 電気工業株式会社伊丹製作所内 (56)参考文献 特開 昭63−197350（ＪＰ，Ａ) 浅香寿一著「ボンディング技術」昭和45 年３月31日 日刊工業新聞社発行Ｐ．71 図５・13（ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Masaharu Yasuhara 1-1-1 Kunyokita, Itami City, Hyogo Prefecture Sumitomo Electric Industries, Ltd. Itami Works (72) Masasaku Yamanaka 1-1 Kunyokita, Itami City, Hyogo Prefecture No. 1 Sumitomo Electric Industries, Ltd., Itami Works (56) Reference JP-A-63-197350 (JP, A) Juichi Asaka "Bonding Technology" March 31, 1945 Published by Nikkan Kogyo Shimbun, Ltd. 71 Fig. 5 ・ 13 (a)
Claims (2)
し、Ｎ種類の電源を必要としひとつの電源について各辺
ごとにｎ以上の電極を有する正方形の素子を収容するた
めのサークワッド型平面構造のパッケージであって、正
方形状の、セラミック或は金属板上に絶縁層を形成した
基板３と、基板３の中央の素子１を搭載すべき素子搭載
部７の四周に設けられる同一平面に置かれたＮ本のルー
プ状電源メタライズ線６と、基板３の四辺外縁部に塗布
された封止ガラス４と、封止ガラス４によって内方端部
が固定された多数のリードフレーム２とよりなり、各辺
に取付けられたリードフレーム２のうち最外方にあるＮ
本のリードフレームが前記Ｎ本のループ状電源メタライ
ズ線６とワイヤ５で結線され、素子１の各辺上のｎ個の
電源電極はその直近のループ状電源メタライズ線６とワ
イヤ５で結線されるようにした事を特徴とする多電源素
子用パッケージ。1. A server for accommodating a square element, wherein N is an integer of 3 or more, n is an integer of 2 or more, N kinds of power sources are required, and one power source has n or more electrodes on each side. This is a quad-type planar structure package and is provided on four sides of a square substrate 3 having an insulating layer formed on a ceramic or metal plate and an element mounting portion 7 on which the element 1 at the center of the substrate 3 is to be mounted. N loop-shaped power supply metallized wires 6 placed on the same plane, sealing glass 4 applied to the outer edges of the four sides of the substrate 3, and a large number of lead frames whose inner ends are fixed by the sealing glass 4. 2 and the N on the outermost side of the lead frame 2 attached to each side.
A number of lead frames are connected to the N loop-shaped power supply metallized wires 6 and the wires 5, and n power supply electrodes on each side of the element 1 are connected to the loop-shaped power supply metallized wires 6 and the wires 5 in the vicinity thereof. A package for multiple power supply elements characterized by the above.
し、Ｎ種類の電源を必要としひとつの電源について各辺
ごとにｎ以上の電極を有する素子を収容するためのサー
クワッド型平面構造のパッケージであって、正方形状の
セラミック或は金属板の上に絶縁層を形成した基板３
と、基板３の中央の素子１を搭載すべき素子搭載部７の
四周に設けられる同一平面に置かれたＮ本のループ状電
源メタライズ線６と、基板３の四辺外縁部に塗布された
封止ガラス４と、封止ガラス４によって内方端部が固定
された多数のリードフレーム２とよりなり、Ｎ本のルー
プ状電源メタライズ線６は、それぞれ１本のリードフレ
ームとワイヤ５で結線され、素子１の各辺上のｎ個の電
源電極はその直近のループ状電源メタライズ線６とワイ
ヤ５で結線されるようにした事を特徴とする多電源素子
用パッケージ。2. A squad type for accommodating an element in which N is an integer of 3 or more, n is an integer of 2 or more, N kinds of power supplies are required, and one power supply has n or more electrodes on each side. Substrate 3 having a planar structure, in which an insulating layer is formed on a square ceramic or metal plate
And N loop-shaped power supply metallized wires 6 placed on the same plane and provided on the four circumferences of the element mounting portion 7 on which the element 1 at the center of the substrate 3 is to be mounted, and a seal applied to the outer edge of the four sides of the substrate 3. It is composed of a stop glass 4 and a large number of lead frames 2 whose inner ends are fixed by the sealing glass 4, and the N loop-shaped power supply metallized wires 6 are connected by one lead frame and a wire 5, respectively. A package for a multi-power supply device, wherein n power supply electrodes on each side of the device 1 are connected by a loop-shaped power supply metallization line 6 and a wire 5 in the immediate vicinity thereof.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988116284U JPH0638426Y2 (en) | 1988-09-02 | 1988-09-02 | Package for multiple power supply elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988116284U JPH0638426Y2 (en) | 1988-09-02 | 1988-09-02 | Package for multiple power supply elements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0238736U JPH0238736U (en) | 1990-03-15 |
| JPH0638426Y2 true JPH0638426Y2 (en) | 1994-10-05 |
Family
ID=31358681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988116284U Expired - Lifetime JPH0638426Y2 (en) | 1988-09-02 | 1988-09-02 | Package for multiple power supply elements |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638426Y2 (en) |
-
1988
- 1988-09-02 JP JP1988116284U patent/JPH0638426Y2/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 浅香寿一著「ボンディング技術」昭和４５年３月３１日日刊工業新聞社発行Ｐ．７１図５・１３（ａ） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0238736U (en) | 1990-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| JPH07231069A (en) | Semiconductor device, manufacture thereof and lead frame used therefor | |
| JPS60137041A (en) | Resin-sealed semiconductor device | |
| JPH0638426Y2 (en) | Package for multiple power supply elements | |
| JPH0831490B2 (en) | Glass-sealed ceramic package | |
| JPH0625007Y2 (en) | Package for multiple power supply devices | |
| JPH069508Y2 (en) | Package for multiple power supply devices | |
| JP2620611B2 (en) | Substrate for mounting electronic components | |
| JPH0622985Y2 (en) | Package for multiple power supply elements | |
| US7038305B1 (en) | Package for integrated circuit die | |
| JPH0622984Y2 (en) | Package for multiple power supply elements | |
| JP2612468B2 (en) | Substrate for mounting electronic components | |
| JP2530193B2 (en) | High thermal conductivity semiconductor packaging structure | |
| JPS6130742B2 (en) | ||
| JP3521931B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0878461A (en) | Semiconductor device with heat plate and manufacture thereof | |
| JPH0661391A (en) | Liquid-cooled type semiconductor device and manufacture thereof | |
| JP2551349B2 (en) | Resin-sealed semiconductor device | |
| JPH04144162A (en) | Semiconductor device | |
| JPH07221211A (en) | Semiconductor device | |
| JPH08316376A (en) | Heat dissipation member and semiconductor device with heat dissipation member | |
| JPH04124860A (en) | Semiconductor package | |
| JPS6120770Y2 (en) | ||
| JP2000216306A (en) | Semiconductor device | |
| JPH06275761A (en) | Semiconductor device |