JPS61150251A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS61150251A JPS61150251A JP59270859A JP27085984A JPS61150251A JP S61150251 A JPS61150251 A JP S61150251A JP 59270859 A JP59270859 A JP 59270859A JP 27085984 A JP27085984 A JP 27085984A JP S61150251 A JPS61150251 A JP S61150251A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- crystal substrate
- pellet
- substrate
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、ペレソ”トからの放熱技術に関し、ペレット
がフェースダウンボンディングされてなる半導体装置に
適用して有効な技術である。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a technology for dissipating heat from pellets, and is a technology that is effective when applied to semiconductor devices in which pellets are face-down bonded.
[背景技術)
ペレットがフェースダウンボンディングされてなる半導
体装置としては、たとえば1枚のペレット取付基板に多
数のペレットが取り付けられてなる、いわゆるマルチチ
ップモジュールがある。[Background Art] An example of a semiconductor device in which pellets are face-down bonded is a so-called multi-chip module in which a large number of pellets are attached to a single pellet attachment substrate.
前記モジュールでは、各ペレットは動作時に多量の発熱
を伴うため、該ペレットより効率よく放熱を促すことが
、半導体装置の信頼性維持、向上のため番こ必須である
。In the module, each pellet generates a large amount of heat during operation, so it is essential to promote heat dissipation more efficiently than the pellets in order to maintain and improve the reliability of the semiconductor device.
ところで、前記ペレットは回路形成面の金属バンプ体も
しくは電極を介してペレット取付基板へ放熱を行うこと
が可能である。この金属バンプ体には、電気的接続を目
的とする導通用金属バンプ(以下、導通用バンプという
。)と放熱またはペレット支持を目的とし電気的には接
続されていない非導通用金属バンプ(以下、非導通用バ
ンプという。)とがある。By the way, the pellet can radiate heat to the pellet mounting board via the metal bump body or electrode on the circuit forming surface. This metal bump body includes conductive metal bumps for the purpose of electrical connection (hereinafter referred to as conductive bumps) and non-conductive metal bumps for the purpose of heat dissipation or pellet support that are not electrically connected (hereinafter referred to as conductive bumps). , called non-conducting bumps).
前記導通用バンプは、ペレットの回路形成面である結晶
基板表面に絶縁層を介しで1または2以上の層で形成さ
れている表面配線に接続されているため、前記結晶基板
からの放熱性をある程度有しているが、非導通用バンプ
は表面配線の最上絶縁層表面に形成されているものであ
るため電気的には勿論のこと、熱抵抗の大きな絶縁層を
介しているため熱的にも遮断されているものである。The conduction bumps are connected to the surface wiring formed of one or more layers via an insulating layer on the surface of the crystal substrate, which is the circuit formation surface of the pellet, and therefore improve heat dissipation from the crystal substrate. However, since non-conducting bumps are formed on the surface of the uppermost insulating layer of the surface wiring, they are not only electrically affected, but also thermally It is also blocked.
導通用バンプがある程度の放熱性を有しているとはいえ
、極めて細い配線を通しての放熱であるため不十分であ
ることは当然であり、昨今のペレットの高集積化に伴う
表面配線の多層化は、前記ペレットの放熱性に重大な影
響をもたらすことが本発明者により見い出された。Even though conduction bumps have a certain degree of heat dissipation, it is natural that the heat dissipation is through extremely thin wiring, so it is insufficient. The inventors have discovered that this has a significant effect on the heat dissipation properties of the pellets.
また、前記ペレットを搭載するシリコン等で形成された
ペレット取付基板である、いわゆるマザーチップにおい
ても、ペレットの高密度搭載等の理由から、シリコンの
本体基板上面に絶縁層を介して形成されている配線層も
多層化の傾向にある。In addition, the so-called mother chip, which is a pellet mounting board made of silicon or the like on which the pellets are mounted, is also formed on the top surface of a silicon main board with an insulating layer interposed therebetween for reasons such as high-density mounting of pellets. There is also a trend toward multilayer wiring.
その結果、熱抵抗の大きな絶縁層の厚さが増加すること
になり、搭載するペレットからの熱を効率よく前記本体
基板へ放熱することができないという問題があることも
本発明者により見い出された。As a result, the thickness of the insulating layer with high thermal resistance increases, and the inventor also found that there is a problem in that the heat from the mounted pellets cannot be efficiently radiated to the main body substrate. .
なお、マルチチップモジュール
経マグロウヒル社発行、1日経エレクトロニクスJ19
84年3月26日号、P155〜184に詳細に記載さ
れている。In addition, multi-chip module published by McGraw-Hill, 1 Nikkei Electronics J19
It is described in detail in the March 26, 1984 issue, pages 155-184.
本発明の目的は、ペレットからの放熱技術に関し、該ペ
レットがフェースダウンポンディングされてなる半導体
装置の信顧性向上に適用して有効な技術を提供すること
にある。An object of the present invention is to provide a technology for heat dissipation from pellets that is effective when applied to improve the reliability of a semiconductor device in which the pellets are face-down bonded.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単番こ説明すれば、次の通りである。A brief summary of typical inventions disclosed in this application is as follows.
すなわち、ペレットがフェースダウンボンディングされ
てなる半導体装置について、ペレットの結晶基板上面に
、間に絶縁膜を介在させず熱的に直接接続されている非
導通用金属バンプを設けることにより、結晶基板に形成
されている回路部から直接放熱が可能となることより、
前記目的が達成されるものである。In other words, for a semiconductor device in which pellets are face-down bonded, non-conducting metal bumps are provided on the top surface of the crystal substrate of the pellet, which are directly thermally connected without intervening an insulating film. Since heat can be dissipated directly from the formed circuit,
The above objective is achieved.
また、前記ペレットを搭載するペレット取付基板につい
ても、ペレットの非導通用金属バンプに適用するバンプ
取付部を前記ペレット取付基板の本体基板と、間に絶縁
層を介在させることなく熱的に直接接続せしめることに
より、ペレットからの熱を非導通用バンプを通して本体
基板へ効率良く放熱することが可能となることより、前
記目的が達成されるものである。In addition, regarding the pellet mounting board on which the pellet is mounted, the bump mounting part applied to the non-conducting metal bump of the pellet is thermally directly connected to the main board of the pellet mounting board without intervening an insulating layer. By doing so, it becomes possible to efficiently radiate heat from the pellets to the main body substrate through the non-conducting bumps, thereby achieving the above object.
〔実施例1〕
第1図は、本発明である実施例1である半導体装置の部
分拡大断面図であり、第2図は本実施例1である半導体
装置を、そのほぼ中心を切る面における断面図で示すも
のである。[Example 1] FIG. 1 is a partially enlarged cross-sectional view of a semiconductor device according to Example 1 of the present invention, and FIG. It is shown in a cross-sectional view.
本実施例1の半導体装置は、そのパッケージが、シリコ
ンカーバイドを主成分とする材料からなるパッケージ基
板l、ムライトからなる枠体2および同じくムライトか
らなるキャップ3で形成されてなるものである。そして
、パッケージ基板1の周囲にはり一ド4が該パッケージ
基板lと枠体2との封止用ガラス5の間に埋設固定され
ており、また枠体2とキャップ3とは同じく封止用ガラ
ス6で接着され、パッケージ内部にキャビティが形成さ
れている。In the semiconductor device of Example 1, the package is formed of a package substrate l made of a material containing silicon carbide as a main component, a frame body 2 made of mullite, and a cap 3 also made of mullite. A glue 4 is embedded and fixed around the package substrate 1 between the sealing glass 5 of the package substrate l and the frame 2, and the frame 2 and the cap 3 are also used for sealing. It is bonded with glass 6, and a cavity is formed inside the package.
また、前記パッケージ基板1の裏面にはアルミニウム製
の放熱フィン7が熱伝導性接着剤8で取り付けられてい
る。Further, a heat radiation fin 7 made of aluminum is attached to the back surface of the package substrate 1 with a thermally conductive adhesive 8.
なお、パッケージ基板1は、特開昭57−2591号公
報に示される、シリコンカーハイF中に0、1〜3.5
重量%のへリリウムを含み、ホットプレスにより形成さ
れたセラミックからなるものである。Incidentally, the package substrate 1 is made of silicon car-high F containing 0.1 to 3.5 as shown in Japanese Unexamined Patent Publication No. 57-2591.
It consists of a hot-pressed ceramic containing % helium by weight.
これは、電気絶縁性、熱伝導性に優れ、シリコンに近い
熱膨張係数を持ち、機械的強度が大きいという特性を備
えているものである。This material has excellent electrical insulation and thermal conductivity, a coefficient of thermal expansion close to that of silicon, and high mechanical strength.
前記パッケージのキャビティ内には、ペレット9が半田
バンプ10によりフェースダウンボンディングされてい
るシリコン(Si)からなるマザーチップ11がろう材
12デパイスージ基板1上面に取り付けられており、こ
のマザーチップ11はリード4の内端部とワイヤ13で
電気的に接続されている。In the cavity of the package, a mother chip 11 made of silicon (Si), on which pellets 9 are bonded face-down by solder bumps 10, is attached to the upper surface of the soldering material 12-deposited substrate 1. It is electrically connected to the inner end of 4 by a wire 13.
本実施例1の半導体装置では、第1図に拡大して示すよ
うに、放熱を目的とする非導通用バンプ10aが、ペレ
ット9の結晶基板9aおよびマザーチップ11の本体基
板(シリコン)11aの両者と熱的に直接接続されてい
る。In the semiconductor device of Example 1, as shown in an enlarged view in FIG. It is directly thermally connected to both.
すなわち、ペレソl〜9にはその結晶基板9aの表面に
窒化ゲイ素等からなる第1絶縁層14aが形成され、そ
の上にアルミニウムからなる第1配線15a、第2絶縁
層14b、第2配線15bさらに第3絶縁層14cと順
次積層形成され、2層構造の表面配線が形成されている
。That is, a first insulating layer 14a made of silicon nitride or the like is formed on the surface of a crystal substrate 9a of Peresols 1 to 9, and a first wiring 15a made of aluminum, a second insulating layer 14b, and a second wiring are formed thereon. The third insulating layer 15b and the third insulating layer 14c are sequentially stacked to form a surface wiring having a two-layer structure.
ところが、本実施例では非導通用バンプ10aを前記第
3絶縁層−上面に接触させるのではなく、半田付性の良
い材料で形成されている下地金属層16を介して前記結
晶基板9aに熱的に直接接続をさセたものである。However, in this embodiment, instead of bringing the non-conducting bump 10a into contact with the upper surface of the third insulating layer, heat is applied to the crystal substrate 9a through the base metal layer 16 made of a material with good solderability. This is a direct connection.
この下地金属16は、たとえば結晶基板側より順に、ク
ロム、クロム−銅合金、銅および金の4層で形成するこ
とができる。This base metal 16 can be formed of, for example, four layers of chromium, chromium-copper alloy, copper, and gold in order from the crystal substrate side.
また、本実施例1においては、前記ペレット9の非導通
用バンプ10aに適用される、マザーチップのバンプ取
付部17を本体基板11aと直に接触さセて形成しであ
る。したがって、該バンプ取付部17に溶着される非導
通用バンプ10aは、熱的に本体基板11aと直接接続
されているものである。なお、本体基板11a上面には
前記ぺしソト9とほぼ同様の材料で順次第1絶縁層18
a1第1配線19a、第2絶縁層18b、第2配線19
b、第3絶縁層1 B ’Cが被着されている。また、
前記バンプ取付部17も前記ペレットの下地金属層16
と同様のものである。Further, in the first embodiment, the bump mounting portion 17 of the mother chip, which is applied to the non-conducting bump 10a of the pellet 9, is formed in direct contact with the main substrate 11a. Therefore, the non-conducting bump 10a welded to the bump attachment portion 17 is directly thermally connected to the main substrate 11a. Incidentally, one insulating layer 18 is sequentially formed on the upper surface of the main substrate 11a using substantially the same material as the above-mentioned PETISOTO 9.
a1 first wiring 19a, second insulating layer 18b, second wiring 19
b, third insulating layer 1 B'C is deposited. Also,
The bump attachment portion 17 also includes the base metal layer 16 of the pellet.
It is similar to
以上説明した如く、本実施例1に従えばペレット9の回
路形成部である結晶基板9aとマザーチップ11の本体
基板11aとを熱的に直接接続が可能となることより、
極めて放熱効率の高い半導体装置を提供できるものであ
る。As explained above, according to the first embodiment, it is possible to directly thermally connect the crystal substrate 9a, which is the circuit forming part of the pellet 9, and the main body substrate 11a of the mother chip 11.
This makes it possible to provide a semiconductor device with extremely high heat dissipation efficiency.
事実、顕著な効果が認められ、通常の方法で形成した非
導通用バンプに比べ、本実施例に示したバンプは熱抵抗
を約10分の1にすることができ本実施例1の熱的接続
構造は、配線パターンの変更が必要となる場合もあるが
、通常のりソグラフィ技術で容易に形成できるものであ
る。In fact, a remarkable effect has been recognized, and compared to non-conducting bumps formed by conventional methods, the bumps shown in this example can reduce the thermal resistance to about one-tenth, and the thermal resistance of Example 1 can be reduced to about one-tenth. Although the connection structure may require changing the wiring pattern, it can be easily formed using normal gluing and lithography techniques.
〔実施例2〕
第3図は本発明による実施例2である半導体装置を、そ
の拡大部分断面図で示すものである。[Embodiment 2] FIG. 3 is an enlarged partial sectional view of a semiconductor device according to Embodiment 2 of the present invention.
本実施例2の半導体装置は、第2図で示した前記実施例
1とほぼ同一のものである6
本実施例3では、ペレットの非導通用バンプ10aの接
続構造は前記実施例1とほぼ同様である。The semiconductor device of the second embodiment is almost the same as that of the first embodiment shown in FIG. The same is true.
しかし、マザーチップ11には前記実施例と同様2層構
造ではあるが、厚い配線層および絶縁層が形成されてお
り、この厚形状に対応して厚形状の台座でバンプ取付部
17が、本体基板11aに直に接触して形成されている
。However, although the mother chip 11 has a two-layer structure similar to the above embodiment, a thick wiring layer and an insulating layer are formed. It is formed in direct contact with the substrate 11a.
このバンプ取付部17は銅で形成され、その上面には半
田付性向上のため金20が被着されている。The bump attachment portion 17 is made of copper, and gold 20 is deposited on its upper surface to improve solderability.
また、バンプ取付部17と本体基板tiaの接着性を良
くするために下地金属層21にCr膜またはTi膜を使
用する。Furthermore, a Cr film or a Ti film is used for the base metal layer 21 in order to improve the adhesion between the bump attachment portion 17 and the main body substrate tia.
本実施例2の如く、台座型のバンプ取付部を、しかも熱
伝導性が高い材料で形成することにより、配線の抵抗低
減、配線間容量低減または配線の多層化等によりマザー
チップll上の配線層が厚く形成される場合であっても
、優れた放熱性を備えた半導体装置を提供できるもので
ある。As in Example 2, by forming the pedestal-type bump attachment part with a material with high thermal conductivity, the wiring on the mother chip 11 can be reduced by reducing the resistance of the wiring, reducing the capacitance between wirings, or increasing the number of layers of wiring. Even when the layers are formed thick, it is possible to provide a semiconductor device with excellent heat dissipation.
前記台座型バンプ取付部は、絶縁層18a〜Cをエツチ
ングにて穿孔した後、銅を蒸着等で被着し、その上に金
20を被着して形成することができる。The pedestal type bump attachment portion can be formed by etching holes in the insulating layers 18a to 18C, depositing copper by vapor deposition or the like, and depositing gold 20 thereon.
(1)、ペレットがフェースダウンボンディングされて
なる半導体装置について、ペレットの結晶基板上面に、
非導通用金属バンプを熱的に直接接続された状態で設け
ることにより、該金属バンプを通して結晶基板に形成さ
れている回路部から直接放熱が可能となる。(1) Regarding semiconductor devices in which pellets are bonded face-down, on the upper surface of the crystal substrate of the pellets,
By providing the non-conducting metal bumps in a directly thermally connected state, heat can be directly radiated from the circuit portion formed on the crystal substrate through the metal bumps.
(2)、前記illに記載したペレットを搭載するペレ
ット取付基板に、非導通用金属バンプに適用するバンプ
取付部をペレット取イ」基板の本体基板と熱的に直接接
続された状態で形成することにより、ペレットから非導
通用バンプを通して伝わってくる熱を、効率良く本体基
板へ放熱することができる。(2) On the pellet mounting board on which the pellet described in the above ill is mounted, a bump mounting part applied to the non-conducting metal bump is formed in a state where it is directly thermally connected to the main board of the pellet mounting board. As a result, the heat transmitted from the pellet through the non-conducting bumps can be efficiently radiated to the main body substrate.
(3)、前記(1)および(2)により、極めて放熱性
に優れた半導体装置を提供することができる。(3) According to (1) and (2) above, it is possible to provide a semiconductor device with extremely excellent heat dissipation.
(4)、前記(1)により、発熱量の大きなペレットを
フェースダウンボンディングすることが可能となる。(4) According to (1) above, it becomes possible to perform face-down bonding of pellets that generate a large amount of heat.
(5)、前記(2)により、信転性の高いマルチチップ
モジュールを提供できる。(5) According to (2) above, a multi-chip module with high reliability can be provided.
(6)、非導通用金属バンプを、結晶基板上面に直に形
成されている1または2層以上からなる下地金属層上面
に接触形成することにより、下地金属層の材料を変える
ことができるので、種々の材料で前記金属バンプを形成
できる。(6) By forming non-conducting metal bumps in contact with the top surface of a base metal layer consisting of one or more layers formed directly on the top surface of a crystal substrate, the material of the base metal layer can be changed. , the metal bumps can be formed from a variety of materials.
(7)、バンプ取付部を1または2層以上の金属層で形
成することにより、種々の材料で形成されてなる非導通
用金属バンプに適用できる。(7) By forming the bump attachment portion with one or more metal layers, it can be applied to non-conducting metal bumps made of various materials.
(8)、バンプ取付部を台座形状とすることにより、厚
い配線層を備えてなるペレ・ノド取付基板についても、
極めて高い放熱性を付与することができる。(8) By making the bump mounting part into a pedestal shape, it is also possible to use a pere-nod mounting board with a thick wiring layer.
Extremely high heat dissipation properties can be provided.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.
たとえば、放熱部の構造およびそれに適用されている材
料等は、前記実施例に示したものに限るものでないこと
はいうまでもない。パ・ノケージ材料についても同様で
ある。For example, it goes without saying that the structure of the heat dissipation section and the materials applied thereto are not limited to those shown in the above embodiments. The same applies to the pa-no-cage material.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である、いわゆるフラット
パッケージ型マルチチ・ノブモジュールに適用した場合
について説明したが、それに限定されるものではなく、
たとえば、ペレ、2トがフェースダウンボンディングさ
れてなる半導体装置であれば、如何なる型式の半導体装
置についても適用して有効な技術である。In the above explanation, the invention made by the present inventor was mainly applied to a so-called flat package type multi-chip knob module, which is the background field of application, but the invention is not limited to this.
For example, it is an effective technique that can be applied to any type of semiconductor device, as long as it is a semiconductor device in which two plates are bonded face-down.
第1図は、本発明による実施例1である半導体装置の拡
大部分断面図、
第2図は、本実施例1の半導体装置を示す断面図、
第3図は、本発明による実施例2である半導体装置の拡
大部分断面図である。FIG. 1 is an enlarged partial cross-sectional view of a semiconductor device according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view showing a semiconductor device according to a first embodiment of the present invention, and FIG. FIG. 1 is an enlarged partial cross-sectional view of a certain semiconductor device.
Claims (1)
線が形成されている、1または2以上のペレットが、フ
ェースダウンボンディングされてなる半導体装置であっ
て、非導通用金属バンプ体が前記結晶基板に熱的に直接
接続されて設けられている半導体装置。 2、非導通用金属バンプ体が、結晶基板上面に直に形成
されている1または2層以上からなる下地金属層上面に
接触されていることを特徴とする特許請求の範囲第1項
記載の半導体装置。 3、非導通用金属バンプ体が、半田、金−錫合金または
金−シリコン合金で形成されていることを特徴とする特
許請求の範囲第1項記載の半導体装置。 4、結晶基板が、シリコンで形成されていることを特徴
とする特許請求の範囲第1項記載の半導体装置。 5、上記ペレットがフェースダウンボンディングされる
ペレット取付基板は、その本体基板上面に絶縁膜を介し
て1または2層以上の配線が形成され、かつ非導通用金
属バンプに適用するバンプ取付部がその本体基板に熱的
に直接接続されて設けられていることを特徴とする特許
請求の範囲第1項記載の半導体装置。 6、バンプ取付部が、金属からなる台座形状で形成され
ていることを特徴とする特許請求の範囲第5項記載の半
導体装置。 7、台座が主に銅またはアルミニウムで形成されている
ことを特徴とする特許請求の範囲第6項記載の半導体装
置。[Claims] 1. A semiconductor device formed by face-down bonding of one or more pellets on which two or more layers of wiring are formed via an insulating film or on the upper surface of a crystal substrate, which A semiconductor device in which a conductive metal bump body is directly thermally connected to the crystal substrate. 2. The non-conducting metal bump body is in contact with the upper surface of a base metal layer consisting of one or more layers formed directly on the upper surface of the crystal substrate, as set forth in claim 1. Semiconductor equipment. 3. The semiconductor device according to claim 1, wherein the non-conducting metal bump body is formed of solder, a gold-tin alloy, or a gold-silicon alloy. 4. The semiconductor device according to claim 1, wherein the crystal substrate is made of silicon. 5. The pellet mounting board to which the above pellets are face-down bonded has one or more layers of wiring formed on the top surface of the main board via an insulating film, and the bump mounting part applied to the non-conducting metal bump is 2. The semiconductor device according to claim 1, wherein the semiconductor device is provided in direct thermal connection to the main body substrate. 6. The semiconductor device according to claim 5, wherein the bump mounting portion is formed in the shape of a pedestal made of metal. 7. The semiconductor device according to claim 6, wherein the pedestal is mainly made of copper or aluminum.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59270859A JPS61150251A (en) | 1984-12-24 | 1984-12-24 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59270859A JPS61150251A (en) | 1984-12-24 | 1984-12-24 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61150251A true JPS61150251A (en) | 1986-07-08 |
Family
ID=17491965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59270859A Pending JPS61150251A (en) | 1984-12-24 | 1984-12-24 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61150251A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100542673B1 (en) * | 2000-08-14 | 2006-01-12 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package |
US7442582B2 (en) | 1997-07-14 | 2008-10-28 | Infineon Technologies Ag | Method for producing a chip-substrate connection |
-
1984
- 1984-12-24 JP JP59270859A patent/JPS61150251A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7442582B2 (en) | 1997-07-14 | 2008-10-28 | Infineon Technologies Ag | Method for producing a chip-substrate connection |
KR100542673B1 (en) * | 2000-08-14 | 2006-01-12 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6650006B2 (en) | Semiconductor package with stacked chips | |
JP2592308B2 (en) | Semiconductor package and computer using the same | |
JPH0883818A (en) | Electronic parts assembly body | |
US6131278A (en) | Metal substrate having an IC chip and carrier mounting | |
US6828676B2 (en) | Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit | |
US6351389B1 (en) | Device and method for packaging an electronic device | |
JPS61150251A (en) | Semiconductor device | |
JPH03218031A (en) | Semiconductor integrated circuit device and preform bonding material used in the same | |
JPH08264688A (en) | Ceramic package for semiconductor | |
JP2903013B2 (en) | Circuit package including metal substrate and mounting method | |
JPH10256428A (en) | Semiconductor package | |
JPH05211257A (en) | Mounting method of semiconductor integrated circuit | |
JP3022738B2 (en) | Multi-chip module | |
JPH10275879A (en) | Semiconductor package | |
JP2619155B2 (en) | Hybrid integrated circuit device | |
JPH04144162A (en) | Semiconductor device | |
JPH10275878A (en) | Semiconductor package | |
JPH0377355A (en) | Heat-dissipating type semiconductor device | |
JP3335657B2 (en) | Semiconductor package | |
JPS60241240A (en) | Semiconductor device | |
JPH03171744A (en) | Semiconductor device and manufacture thereof | |
JPH04348061A (en) | Package for semiconductor device | |
JPH09266265A (en) | Semiconductor package | |
JPH08274225A (en) | Semiconductor component | |
JPS6348850A (en) | Manufacture of semiconductor device |