JPH10275879A - Semiconductor package - Google Patents

Semiconductor package

Info

Publication number
JPH10275879A
JPH10275879A JP8105797A JP8105797A JPH10275879A JP H10275879 A JPH10275879 A JP H10275879A JP 8105797 A JP8105797 A JP 8105797A JP 8105797 A JP8105797 A JP 8105797A JP H10275879 A JPH10275879 A JP H10275879A
Authority
JP
Japan
Prior art keywords
substrate
ceramic substrate
wiring
semiconductor element
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8105797A
Other languages
Japanese (ja)
Inventor
Hironori Asai
博紀 浅井
Keiichi Yano
圭一 矢野
Yasushi Iyogi
靖 五代儀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8105797A priority Critical patent/JPH10275879A/en
Publication of JPH10275879A publication Critical patent/JPH10275879A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase the mounting reliability of a semiconductor chip and bonding reliability of a radiating fin and improve the electrical characteristics of a signal wiring, increase in wiring density and so on, in addition, reduce the manufacturing cost particularly in a semiconductor package, wherein a semiconductor chip of high power consumption and so on are mounted. SOLUTION: A ceramic substrate 4, where a semiconductor chip is mounted, is bonded to one major surface (lower surface) 2a of a metallic support substrate 2. A resin wiring base material 10, including a wiring layer 9a is bonded and fixed at the side where the ceramic substrate 4, is bonded of the metallic support substrate 2. A semiconductor chip 5 is bonded to the ceramic substrate 4 and is supported by the metallic support substrate 2 via the ceramic substrate 4. The semiconductor chip 5 is electrically connected to the wiring layer 9a.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、信号配線の低抵抗
化、高配線密度化、パッケージの低コスト化等を実現し
た上で、半導体素子や放熱フィンの接合信頼性を向上さ
せた半導体パッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package which realizes a reduction in signal wiring resistance, a high wiring density, a low package cost, and the like, and also has an improved bonding reliability of a semiconductor element and a radiation fin. About.

【0002】[0002]

【従来の技術】近年の半導体製造技術の進歩に伴って、
半導体素子は高集積化、高速動作化、高消費電力化、多
端子化する傾向にあり、また半導体素子の性能や機能自
体も急速に向上している。このように、高機能化された
半導体素子、特に消費電力の高い半導体素子を搭載する
パッケージには、まず素子機能を低下させることなく動
作させる上で、高放熱性が要求される。
2. Description of the Related Art With the progress of semiconductor manufacturing technology in recent years,
2. Description of the Related Art Semiconductor elements tend to be highly integrated, operate at higher speeds, consume more power, and have more terminals, and the performance and functions of semiconductor elements are also rapidly improving. As described above, a package on which a highly functional semiconductor element, particularly a semiconductor element with high power consumption is mounted, is required to have high heat dissipation in order to operate without deteriorating the element function.

【0003】現在のパッケージとしては安価なプラスチ
ックパッケージが主流であるが、プラスチックパッケー
ジの場合には単体で適応できる消費電力は低く、消費電
力の増大に対応するためにはヒートシンクや放熱フィン
を使用する必要がある。また、プラスチックパッケージ
は半導体素子との熱膨張係数の差が大きいことから、大
型の半導体素子を搭載すると素子に割れ等が生じるおそ
れがある。
[0003] At present, inexpensive plastic packages are predominant as packages, but in the case of plastic packages, the power consumption that can be applied by itself is low, and in order to cope with the increase in power consumption, heat sinks and radiation fins are used. There is a need. In addition, since the plastic package has a large difference in thermal expansion coefficient from that of the semiconductor element, there is a possibility that cracking or the like may occur when a large semiconductor element is mounted.

【0004】このようなことから、消費電力が高くかつ
大型化された半導体素子を搭載する場合には、セラミッ
クスパッケージが主として使用されている。例えば、ア
ルミナセラミックスを用いたパッケージでは、W−Cu
合金からなるヒートシンクを使用したものが一般的であ
る。また、高熱伝導性の窒化アルミニウムセラミックス
等を用いたパッケージでは、半導体素子を直接窒化アル
ミニウム基板上に搭載したものが使用されている。
[0004] For these reasons, ceramic packages are mainly used when mounting a semiconductor device with high power consumption and large size. For example, in a package using alumina ceramics, W-Cu
Generally, a heat sink made of an alloy is used. In a package using aluminum nitride ceramics or the like having high thermal conductivity, a package in which a semiconductor element is directly mounted on an aluminum nitride substrate is used.

【0005】上述したような各種の半導体パッケージに
おいて、半導体素子で発生する熱を効率的に除去するた
めには、半導体素子をパッケージ基体の下面側に接合し
たキャビティダウン(フェイスダウン)構造のパッケー
ジが有効である。このような構造のパッケージによれ
ば、半導体素子の裏面側から直接熱を奪うことができ、
また放熱フィンを使用すれば半導体素子から奪った熱を
効率よく放熱することができる。
In various semiconductor packages as described above, in order to efficiently remove the heat generated in the semiconductor element, a package having a cavity-down (face-down) structure in which the semiconductor element is joined to the lower surface side of the package base is used. It is valid. According to the package having such a structure, heat can be directly removed from the back side of the semiconductor element,
Further, the use of the radiation fins allows the heat taken from the semiconductor element to be efficiently radiated.

【0006】また、近年の半導体素子の高機能化は消費
電力を想像以上に高いものにしている。例えば、消費電
力が5W以下の半導体素子であれば、放熱フィンや冷却用
ファンなしに熱抵抗を下げる工夫が可能であるが、 10W
程度となるとそれらの処置が不可避になる。このような
点に対して、上記したフェイスダウン構造のパッケージ
は放熱フィンの設置が容易であるため、プラスチップパ
ッケージおよびセラミックスパッケージにかかわらず、
フェイスダウン構造の半導体パッケージは高消費電力型
の半導体素子に適したパッケージ構造と言うことができ
る。
[0006] In recent years, the sophistication of semiconductor elements has made power consumption higher than expected. For example, if the power consumption of a semiconductor device is 5W or less, it is possible to reduce the thermal resistance without using a radiation fin or cooling fan.
At that point, those measures become unavoidable. Regarding this point, the package of the face-down structure described above is easy to install the radiation fins, so regardless of the plus chip package and the ceramic package
A semiconductor package having a face-down structure can be said to be a package structure suitable for a semiconductor element of high power consumption type.

【0007】ただし、プラスチップパッケージは、上述
したように半導体素子との熱膨張係数の差が大きく、特
に大型の半導体素子を搭載する場合に割れ等が発生しや
すい等、実装信頼性の点で劣るという難点を有してい
る。一方、従来のセラミックスパッケージは実装信頼性
の点では優れるものの、セラミックス基板との同時焼成
導体層により主として信号配線を取り回しているため、
配線抵抗が高くなりやすく、また配線密度の高密度化に
も限界があり、加えて製造コストも高いというよう難点
を有している。
However, the positive chip package has a large difference in thermal expansion coefficient from that of the semiconductor element as described above, and is liable to crack, particularly when a large semiconductor element is mounted. It has the disadvantage of being inferior. On the other hand, although the conventional ceramic package is excellent in terms of mounting reliability, the signal wiring is mainly routed by the co-fired conductor layer with the ceramic substrate,
Wiring resistance tends to be high, and there is a limit in increasing the wiring density. In addition, there is a problem that the manufacturing cost is high.

【0008】こうした事情に対処するべく、例えば高熱
伝導性のセラミックス基材とプリント基板のような樹脂
配線基板とを併用した半導体パッケージが提案されてい
る(IMC 1996, Proceedings p24-27)。この半導体パッケ
ージは、窒化アルミニウム製のヒートスプレッダを用
い、その下面側に半導体素子を搭載すると共に、その周
囲に樹脂配線基板を接合し、半導体素子の信号配線を樹
脂配線基板の配線層で取り回すようにしたものである。
このような半導体パッケージは、半導体素子の高消費電
力化等への対応、信号配線の低抵抗化や高密度化、パッ
ケージの低コスト化等を達成し得るパッケージとして期
待されている。
In order to cope with such circumstances, for example, a semiconductor package using both a ceramic substrate having high thermal conductivity and a resin wiring board such as a printed board has been proposed (IMC 1996, Proceedings p24-27). In this semiconductor package, a heat spreader made of aluminum nitride is used, a semiconductor element is mounted on the lower surface side, a resin wiring board is joined therearound, and signal wiring of the semiconductor element is routed in a wiring layer of the resin wiring board. It was made.
Such a semiconductor package is expected as a package capable of achieving high power consumption of a semiconductor element, low resistance and high density of signal wiring, low cost of a package, and the like.

【0009】しかしながら、上述した窒化アルミニウム
基板をヒートスプレッダとして用いた半導体パッケージ
においては、例えば素子サイズが20mm角というような半
導体素子を搭載する場合、それに応じて窒化アルミニウ
ム基板も大きくしなければならない。このような大型の
窒化アルミニウム基板の上面全面に金属製放熱フィンを
接合すると、熱サイクルが印加された際に窒化アルミニ
ウム基板と金属製放熱フィンとの間の熱膨張差により亀
裂等が生じるおそれがある。
However, in a semiconductor package using the above-described aluminum nitride substrate as a heat spreader, when a semiconductor device having a device size of, for example, 20 mm square is mounted, the aluminum nitride substrate must be enlarged accordingly. When metal radiating fins are joined to the entire upper surface of such a large aluminum nitride substrate, cracks may occur due to the difference in thermal expansion between the aluminum nitride substrate and the metal radiating fins when a thermal cycle is applied. is there.

【0010】一方、ヒートスプレッダに銅板等の金属板
を用いた半導体パッケージも提案されているが、銅板は
半導体素子との熱膨張係数の差が大きいため、熱サイク
ルが印加された際に、半導体素子にダメージを及ぼすお
それが大きい。
On the other hand, a semiconductor package using a metal plate such as a copper plate for a heat spreader has also been proposed. However, since a copper plate has a large difference in thermal expansion coefficient from that of a semiconductor device, when a heat cycle is applied, the semiconductor device cannot be used. There is a high risk of damaging the device.

【0011】[0011]

【発明が解決しようとする課題】上述したように、窒化
アルミニウム基板等の高熱伝導性セラミックスや銅板等
の金属板をヒートスプレッダとして用い、かつ配線層と
して樹脂配線基板を用いた半導体パッケージには、半導
体素子の高消費電力化等への対応、信号配線の低抵抗化
や高密度化、パッケージの低コスト化等を達成し得るパ
ッケージとして期待されている。しかしながら、ヒート
スプレッダに高熱伝導性セラミックスのみを用いた場合
には、本来高放熱性パッケージとして期待されているフ
ェースダウン構造において放熱フィンの接合信頼性が低
下し、一方銅板等を用いた場合には半導体素子の実装信
頼性が低下してしまうという問題がある。
As described above, a semiconductor package using a high thermal conductive ceramic such as an aluminum nitride substrate or a metal plate such as a copper plate as a heat spreader and using a resin wiring substrate as a wiring layer includes a semiconductor package. It is expected to be a package that can achieve high power consumption of elements, low resistance and high density of signal wiring, low cost of packages, and the like. However, if only heat conductive ceramics are used for the heat spreader, the bonding reliability of the radiating fins decreases in the face-down structure, which is originally expected as a high heat radiating package. There is a problem that the mounting reliability of the element is reduced.

【0012】本発明は、このような課題に対処するべく
なされたもので、信号配線の電気特性の向上や配線密度
の高密度化を達成し、さらには製造コストの低減を実現
した上で、半導体素子の実装信頼性および放熱フィンの
接合信頼性を共に高めることを可能にした、特に高消費
電力化された半導体素子への適合性を高めた半導体パッ
ケージを提供することを目的としている。
SUMMARY OF THE INVENTION The present invention has been made to address such a problem, and has achieved an improvement in electrical characteristics of signal wiring, an increase in wiring density, and a reduction in manufacturing cost. It is an object of the present invention to provide a semiconductor package which can improve both the mounting reliability of a semiconductor element and the bonding reliability of a heat radiation fin, and in particular, has improved adaptability to a semiconductor element with high power consumption.

【0013】[0013]

【課題を解決するための手段】本発明の半導体パッケー
ジは、一方の主面側に半導体素子搭載部となるセラミッ
クス基板が接合された金属製支持基板と、前記金属製支
持基板の前記セラミックス基板の接合面側に接合固定さ
れ、かつ配線層を有する樹脂配線基材と、前記セラミッ
クス基板を介して前記金属製支持基板に支持され、前記
配線層と電気的に接続された半導体素子とを具備するこ
とを特徴としている。
According to the present invention, there is provided a semiconductor package comprising: a metal supporting substrate having a ceramic substrate serving as a semiconductor element mounting portion joined to one main surface; and a ceramic supporting substrate of the metal supporting substrate. A resin wiring base joined and fixed to the joining surface side and having a wiring layer; and a semiconductor element supported by the metal supporting substrate via the ceramic substrate and electrically connected to the wiring layer. It is characterized by:

【0014】本発明の半導体パッケージにおいては、金
属製支持基板に半導体素子搭載部となるセラミックス基
板を接合し、このセラミックス基板を介して前記金属製
支持基板に半導体素子を搭載している。金属製支持基板
は一般に半導体素子との熱膨張係数の差が大きいもの
の、セラミックス基板の熱膨張係数は半導体素子に近い
ため、セラミックス基板が熱膨張緩和層としての役割を
果たす。従って、半導体素子の実装信頼性を向上させる
ことができる。
In the semiconductor package of the present invention, a ceramic substrate serving as a semiconductor element mounting portion is joined to a metal supporting substrate, and the semiconductor element is mounted on the metal supporting substrate via the ceramic substrate. Although the metal support substrate generally has a large difference in thermal expansion coefficient from the semiconductor element, the ceramic substrate plays a role as a thermal expansion relaxation layer because the thermal expansion coefficient of the ceramic substrate is close to that of the semiconductor element. Therefore, the mounting reliability of the semiconductor element can be improved.

【0015】半導体素子で発生した熱は、セラミックス
基板を介して金属製支持基板に伝えることができるた
め、高放熱性を達成することができる。そして、金属製
放熱フィンを取り付ける場合においても、金属製放熱フ
ィンは金属製支持基板に接合することになるため、この
接合部の熱履歴信頼性等を大幅に高めることができる。
さらに、信号配線は樹脂配線基材に設けた配線層により
取り回しているため、この配線層に銅等を用いることに
よって、信号配線の低抵抗化、高配線密度化等を図るこ
とができる。加えて、樹脂基材はセラミックス基板に比
べて誘電率が低いため、パッケージ内配線の電気的特性
を高めることができる。またさらに、樹脂配線基材で信
号配線を取り回すことによって、半導体パッケージの製
造コストを低減することができる。
The heat generated in the semiconductor element can be transmitted to the metal supporting substrate via the ceramic substrate, so that high heat dissipation can be achieved. In addition, even when the metal radiating fins are attached, the metal radiating fins are joined to the metal supporting substrate, so that the thermal history reliability and the like of the joints can be greatly improved.
Further, since the signal wiring is routed by the wiring layer provided on the resin wiring base material, by using copper or the like for this wiring layer, it is possible to reduce the resistance of the signal wiring, increase the wiring density, and the like. In addition, since the resin substrate has a lower dielectric constant than the ceramic substrate, the electrical characteristics of the wiring in the package can be improved. Further, by arranging the signal wiring with the resin wiring base material, the manufacturing cost of the semiconductor package can be reduced.

【0016】[0016]

【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
Embodiments of the present invention will be described below.

【0017】図1は、本発明の半導体パッケージの一実
施形態の概略構造を示す断面図である。同図に示す半導
体パッケージ1は、金属製支持基板2を有している。こ
の金属製支持基板2には、例えば銅、銅合金、アルミニ
ウム、アルミニウム合金等の熱伝導性に優れる金属材料
が用いられる。このような金属製支持基板2は、その一
方の主面すなわち下面2a側にキャビティ3が設けられ
ており、このキャビティ3内に半導体素子搭載部となる
セラミックス基板4が接合されている。なお、キャビテ
ィ3は必要に応じて設けられるものであり、後述する外
部接続端子の形成領域の確保が可能であれば、単板状の
金属製支持基板を用いてもよい。
FIG. 1 is a sectional view showing a schematic structure of an embodiment of the semiconductor package of the present invention. The semiconductor package 1 shown in FIG. 1 has a metal support substrate 2. For the metal supporting substrate 2, a metal material having excellent thermal conductivity such as copper, copper alloy, aluminum, and aluminum alloy is used. Such a metal supporting substrate 2 is provided with a cavity 3 on one main surface, that is, on the lower surface 2a side, and a ceramic substrate 4 serving as a semiconductor element mounting portion is joined in the cavity 3. The cavity 3 is provided as needed, and a single-plate-shaped metal support substrate may be used as long as a region for forming an external connection terminal described later can be secured.

【0018】そして、セラミックス基板4の下面には、
半導体素子5がその裏面側を上にして接合されている。
すなわち、半導体素子5はセラミックス基板4を介し
て、フェイスダウン構造を構成するように金属製支持基
板2に搭載支持されている。ここで、搭載する半導体素
子5は限定されるものではないが、消費電力が例えば3W
以上と高く、また素子サイズが10mm角以上というような
高消費電力で大型の半導体素子に対して本発明は特に有
効である。本発明の半導体パッケージにおいては、この
ような半導体素子5を高信頼性の下で搭載することがで
きる。
Then, on the lower surface of the ceramic substrate 4,
The semiconductor element 5 is joined with its back side up.
That is, the semiconductor element 5 is mounted and supported via the ceramic substrate 4 on the metal supporting substrate 2 so as to form a face-down structure. Here, the semiconductor element 5 to be mounted is not limited, but the power consumption is, for example, 3W.
The present invention is particularly effective for a large-sized semiconductor device with high power consumption, such as a high device size of 10 mm square or more. In the semiconductor package of the present invention, such a semiconductor element 5 can be mounted with high reliability.

【0019】半導体素子搭載部となるセラミックス基板
4には、窒化アルミニウム(AlN)焼結体、窒化ケイ
素(Si3 4 )焼結体、アルミナ(Al2 3 )焼結
体、炭化ケイ素(SiC)焼結体、窒化硼素(BN)焼
結体、ダイヤモンド等、各種セラミックス材料を使用す
ることができる。ここで、金属製支持基板2は一般に半
導体素子5との熱膨張係数の差が大きいものの、セラミ
ックス基板4の熱膨張係数は半導体素子5に近いため、
セラミックス基板4が熱膨張緩和層としての役割も果た
す。従って、半導体素子5の実装信頼性を向上させるこ
とができる。
The ceramic substrate 4 serving as a semiconductor element mounting portion includes an aluminum nitride (AlN) sintered body, a silicon nitride (Si 3 N 4 ) sintered body, an alumina (Al 2 O 3 ) sintered body, Various ceramic materials such as a SiC) sintered body, a boron nitride (BN) sintered body, and diamond can be used. Here, although the metal supporting substrate 2 generally has a large difference in thermal expansion coefficient from the semiconductor element 5, the thermal expansion coefficient of the ceramic substrate 4 is close to that of the semiconductor element 5.
The ceramic substrate 4 also functions as a thermal expansion relaxation layer. Therefore, the mounting reliability of the semiconductor element 5 can be improved.

【0020】このように、セラミックス基板4は金属製
支持基板2と半導体素子5との間の熱膨張緩和層として
の役割を果たすと共に、熱伝達層としての機能をも有す
るものである。従って、セラミックス基板4には、特に
半導体素子(Si)5と熱膨張係数が近似し、かつ熱伝
導性に優れるAlN焼結体、Si3 4 焼結体、SiC
焼結体等が好ましく用いられる。
As described above, the ceramic substrate 4 plays a role as a thermal expansion relaxation layer between the metal supporting substrate 2 and the semiconductor element 5, and also has a function as a heat transfer layer. Therefore, the ceramic substrate 4 has an AlN sintered body, a Si 3 N 4 sintered body, a SiC sintered body which has a thermal expansion coefficient similar to that of the semiconductor element (Si) 5 and is excellent in thermal conductivity.
A sintered body or the like is preferably used.

【0021】これらのうち、AlN焼結体は熱伝導率が
大きいことから、半導体パッケージ1の高放熱性化を図
る上で好ましい材料である。セラミックス基板4に使用
するAlN焼結体としては、一般的に基板材料として使
用されている熱伝導率が70W/m K 以上のものが好ましく
用いられる。また、Si3 4 焼結体は高強度特性と比
較的良好な熱伝導性とを合せ持つことから、半導体パッ
ケージ1の高信頼性化と高放熱性化を図る上で好ましい
材料である。セラミックス基板4に使用するSi3 4
焼結体としては、特に50W/m K 以上の熱伝導率を有する
ものが好ましい。Si3 4 焼結体は高強度・高靭性の
セラミックス焼結体としてよく知られており、さらに例
えば焼結体原料となる窒化ケイ素粉末の微粒子化、高純
度化、焼結助剤組成等の組成制御等を行うことによっ
て、本来の高強度・高靭性という機械的特性を損うこと
なく、50W/m K 以上というように比較的熱伝導性に優れ
たSi3 4 焼結体が得られる。
Of these, the AlN sintered body is a preferable material for achieving high heat dissipation of the semiconductor package 1 because of its high thermal conductivity. As the AlN sintered body used for the ceramic substrate 4, one having a thermal conductivity of 70 W / mK or more, which is generally used as a substrate material, is preferably used. In addition, since the Si 3 N 4 sintered body has both high strength characteristics and relatively good thermal conductivity, it is a preferable material for achieving high reliability and high heat dissipation of the semiconductor package 1. Si 3 N 4 used for the ceramic substrate 4
As the sintered body, one having a thermal conductivity of 50 W / m K or more is particularly preferable. A Si 3 N 4 sintered body is well known as a high-strength and high-toughness ceramic sintered body. Further, for example, silicon nitride powder used as a raw material of the sintered body is finely divided, highly purified, a sintering aid composition, and the like. By controlling the composition of Si 3 N 4 sintered body with relatively high thermal conductivity of 50 W / m K or more without impairing the mechanical properties such as high strength and high toughness. can get.

【0022】セラミックス基板4は半導体素子5とほぼ
同様な外周形状を有していることが好ましい。すなわ
ち、セラミックス基板4と金属製支持基板2との熱膨張
差に起因する不具合、具体的には熱サイクルが印加され
た際のセラミックス基板4の割れ等を抑制する上で、セ
ラミックス基板4と金属製支持基板2との接合面積は小
さい方が有利であるため、半導体素子5を接合するのに
必要な領域のみにセラミックス基板4を配置すること
が、言い換えると半導体素子5を接合搭載することが可
能な範囲でセラミックス基板4の面積を小さくすること
が好ましい。
The ceramic substrate 4 preferably has an outer peripheral shape substantially similar to that of the semiconductor element 5. That is, in order to suppress a defect caused by a difference in thermal expansion between the ceramic substrate 4 and the metal supporting substrate 2, specifically, cracking of the ceramic substrate 4 when a thermal cycle is applied, the ceramic substrate 4 and the metal Since it is advantageous that the bonding area with the supporting substrate 2 is smaller, it is advantageous to dispose the ceramic substrate 4 only in a region necessary for bonding the semiconductor element 5, in other words, to mount the semiconductor element 5 by bonding. It is preferable to reduce the area of the ceramic substrate 4 as much as possible.

【0023】また、セラミックス基板4には基本的に単
板構造の配線層を有しない基板が用いられるが、金属製
支持基板2をグランドとして使用したり、あるいはセラ
ミックス基板4にグランド層を設ける場合には、セラミ
ックス基板4にメタライズ層やスルーホールを形成して
もよい。
The ceramic substrate 4 is basically a substrate having no single-layered wiring layer. However, when the metal support substrate 2 is used as a ground or when the ceramic substrate 4 is provided with a ground layer. Alternatively, a metallized layer or a through hole may be formed on the ceramic substrate 4.

【0024】セラミックス基板4と金属製支持基板2と
の接合は、例えば活性金属を用いたろう付け法、セラミ
ックス基板4にメタライズを施した上で半田や一般的な
ろう材を用いて接合する方法、一般的な樹脂系の接着剤
を用いて接合する方法等、これらによる接合層6を介し
て実施することができる。また、金属製支持基板2が銅
や銅合金からなる場合には、いわゆるDBC法(Direct
Bonding Cupper法)を適用して、セラミックス基板4を
金属製支持基板2に直接接合することも可能である。ま
た、セラミックス基板4と半導体素子5とは、ろう材、
半田、ガラス系接着剤等の接合材層7を介して接合され
ている。
The ceramic substrate 4 and the metal supporting substrate 2 can be joined by, for example, a brazing method using an active metal, a method in which the ceramic substrate 4 is metallized and then joined using solder or a general brazing material; The bonding can be performed via the bonding layer 6 made of these, such as a bonding method using a general resin-based adhesive. When the metal supporting substrate 2 is made of copper or a copper alloy, the so-called DBC method (Direct
It is also possible to directly bond the ceramic substrate 4 to the metal supporting substrate 2 by applying a bonding cupper method). The ceramic substrate 4 and the semiconductor element 5 are made of a brazing material,
They are joined via a joining material layer 7 such as solder or glass-based adhesive.

【0025】金属製支持基板2の半導体素子搭載面であ
る下面2aにおいて、キャビティ3を除く周辺部には、
樹脂フィルム8に銅箔等で導体層9を形成した樹脂配線
基材10が接着剤層11を介して接合固定されている。
ここで、樹脂フィルム8としては、液晶ポリマー、ポリ
イミド樹脂、ガラスエポキシ樹脂等の各種絶縁性樹脂か
らなる厚さ20〜 100μm 程度のフィルムを使用すること
ができる。これらのうち、特に液晶ポリマーは誘電率が
低く、また安価であるため、本発明において好ましく用
いられる。また、接着剤層11には、熱硬化性樹脂シー
ト、熱硬化性樹脂ペースト等を使用することができる。
On the lower surface 2 a of the metal support substrate 2, which is the semiconductor element mounting surface, except for the cavity 3,
A resin wiring base material 10 in which a conductor layer 9 is formed on a resin film 8 with a copper foil or the like is bonded and fixed via an adhesive layer 11.
Here, as the resin film 8, a film having a thickness of about 20 to 100 μm made of various insulating resins such as a liquid crystal polymer, a polyimide resin, and a glass epoxy resin can be used. Among them, a liquid crystal polymer is particularly preferably used in the invention because it has a low dielectric constant and is inexpensive. Further, for the adhesive layer 11, a thermosetting resin sheet, a thermosetting resin paste, or the like can be used.

【0026】この実施形態の半導体パッケージ1におい
ては、樹脂フィルム8の両面に厚さ12μm 程度の銅箔等
の金属箔を熱圧着して導体層9a、9bを形成してい
る。これらのうち、下側の導体層9aすなわち最表面側
の銅箔等からなる導体層は、所望の配線パターンにエッ
チングされており、配線層として機能するものである。
上側の導体層9bすなわち金属製支持基板2側の導体層
は、金属製支持基板2との接合性を高めると共に、マイ
クロストリップ線路を形成するためのものであり、必要
に応じて形成するものとする。また、下側導体層9aの
表面は電気的な接続部を除いて、絶縁性樹脂等で絶縁コ
ーティングしてもよい。
In the semiconductor package 1 of this embodiment, conductor layers 9a and 9b are formed on both surfaces of the resin film 8 by thermocompression bonding of a metal foil such as a copper foil having a thickness of about 12 μm. Of these, the lower conductor layer 9a, that is, the conductor layer made of copper foil or the like on the outermost surface is etched into a desired wiring pattern and functions as a wiring layer.
The upper conductor layer 9b, that is, the conductor layer on the side of the metal support substrate 2 is for improving the bonding property with the metal support substrate 2 and for forming a microstrip line. I do. Further, the surface of the lower conductor layer 9a may be insulatively coated with an insulating resin or the like except for an electrical connection portion.

【0027】樹脂配線基材10の下側導体層9aすなわ
ち配線層は、半導体素子5の電極とボンディングワイヤ
12を介して電気的に接続されている。また、配線層9
aの他方の端部側には、例えばPb−Sn系半田ボール
やIn系半田ボールのような導体ボール13が接合され
ている。これら導体ボール13は外部接続端子として機
能するものである。なお、導体ボール13には金属ボー
ルや金属コーティング樹脂ボール等、少なくとも表面部
が導電性を有する各種の導体ボールを使用することがで
きる。
The lower conductor layer 9 a of the resin wiring substrate 10, that is, the wiring layer, is electrically connected to the electrodes of the semiconductor element 5 via the bonding wires 12. The wiring layer 9
A conductive ball 13 such as a Pb-Sn-based solder ball or an In-based solder ball is joined to the other end side of "a". These conductive balls 13 function as external connection terminals. Note that, as the conductive ball 13, various types of conductive balls having at least a surface having conductivity, such as a metal ball and a metal-coated resin ball, can be used.

【0028】すなわち、半導体素子5の電極と外部接続
端子としての導体ボール13とは、樹脂配線基材10の
配線層9aおよびボンディングワイヤ12を介して電気
的に接続されており、半導体素子5の信号配線は基本的
に樹脂配線基材10の配線層9aで取り回している。な
お、半導体素子5はボンディングワイヤ12を含めてポ
ッティング樹脂14等で封止されている。
That is, the electrodes of the semiconductor element 5 are electrically connected to the conductive balls 13 as external connection terminals via the wiring layer 9a of the resin wiring base 10 and the bonding wires 12. The signal wiring is basically routed by the wiring layer 9a of the resin wiring base material 10. The semiconductor element 5 including the bonding wire 12 is sealed with a potting resin 14 or the like.

【0029】このように、この実施形態の半導体パッケ
ージ1は、フェイスダウン構造のBGAパッケージを構
成するものである。この実施形態の半導体パッケージ1
は、例えば多層プリント基板等の実装ボード上に実装さ
れる。この際、半導体パッケージ1の外部接続端子とし
ての導体ボール13は、実装ボードの配線層と電気的に
接続され、半導体実装部品が構成される。
As described above, the semiconductor package 1 of this embodiment constitutes a BGA package having a face-down structure. Semiconductor package 1 of this embodiment
Is mounted on a mounting board such as a multilayer printed circuit board. At this time, the conductive balls 13 as the external connection terminals of the semiconductor package 1 are electrically connected to the wiring layers of the mounting board to form a semiconductor mounted component.

【0030】上述した半導体パッケージ1おいては、3W
程度の半導体素子5であれば樹脂フィルム8が熱抵抗層
となるものの、導体ボール13および樹脂配線基材10
の配線層9a具体的には銅箔等を介して、熱を実装ボー
ド側に伝えることが可能であるため、放熱フィンを用い
ることなく使用することができる。さらに、高消費電力
の半導体素子5を搭載する場合には、図2に示すよう
に、金属製支持基板2の他方の主面すなわち上面2b側
に放熱フィン15を接着剤層16を介して接合すること
によって、十分な放熱性を確保することができる。
In the semiconductor package 1 described above, 3 W
In the case of the semiconductor element 5 of a degree, although the resin film 8 becomes a heat resistance layer, the conductive balls 13 and the resin wiring base 10 are used.
Since the heat can be transmitted to the mounting board through the wiring layer 9a, specifically, a copper foil or the like, it can be used without using a radiation fin. Further, when the high power consumption semiconductor element 5 is mounted, as shown in FIG. 2, the heat radiation fins 15 are bonded to the other main surface, that is, the upper surface 2 b side of the metal support substrate 2 via the adhesive layer 16. By doing so, sufficient heat dissipation can be ensured.

【0031】この際、放熱フィン15は通常、銅、銅合
金、アルミニウム、アルミニウム合金等からなるもので
あるが、この実施形態の半導体パッケージ1では金属製
放熱フィン15の接合面は金属製支持基板2により提供
されている。従って、例えば素子サイズが40mm角という
ような半導体素子5を搭載し、それに応じて金属製支持
基板2も大型化しなければならない場合においても、金
属製放熱フィン15の接合部は金属−金属接合となるた
め、金属製放熱フィン14の接合信頼性を大幅に高める
ことができる。
At this time, the radiating fins 15 are usually made of copper, copper alloy, aluminum, aluminum alloy or the like. In the semiconductor package 1 of this embodiment, the bonding surface of the metal radiating fins 15 is a metal supporting substrate. 2 provided. Therefore, for example, even when the semiconductor element 5 having an element size of 40 mm square is mounted and the metal supporting substrate 2 has to be enlarged accordingly, the joining portion of the metal radiating fins 15 is a metal-metal joint. Therefore, the joining reliability of the metal radiating fins 14 can be greatly improved.

【0032】上述した実施形態の半導体パッケージ1に
おいては、樹脂配線基板10を支持する基板として金属
製支持基板2を使用した上で、半導体素子5はそれと熱
膨張係数が近似するセラミックス基板4を介して金属製
支持基板2に接合搭載しているため、まず半導体素子5
の実装信頼性に関しては金属製支持基板に直接接合した
場合に比べて、中間のセラミックス基板4により大幅に
向上させることが可能となる。
In the semiconductor package 1 of the above-described embodiment, the metal support substrate 2 is used as the substrate for supporting the resin wiring substrate 10, and the semiconductor element 5 is interposed via the ceramic substrate 4 having a thermal expansion coefficient similar to that of the metal support substrate. First, the semiconductor element 5 is mounted on the metal support substrate 2 by bonding.
The mounting reliability can be greatly improved by the intermediate ceramic substrate 4 as compared with the case where the substrate is directly joined to the metal supporting substrate.

【0033】半導体パッケージ1の放熱性に関しては、
基本的に半導体素子5で発生した熱を効率的に除去する
ことが可能なフェイスダウン構造を有していると共に、
半導体素子5から金属製支持基板2への熱伝達をセラミ
ックス基板4が阻害するようなこともないため、良好な
放熱性を得ることができる。そして、金属製放熱フィン
15を接合する場合においても、上述したように金属−
金属の接合となるため、熱サイクルが印加された際の金
属製放熱フィン15の接合信頼性を十分に確保すること
ができる。なお、セラミックス基板4と金属製支持基板
2との接合部に関しては、セラミックス基板2の大きさ
を半導体素子5が搭載し得る範囲で極力小さくすること
によって、十分な信頼性を得ることができる。
Regarding the heat dissipation of the semiconductor package 1,
Basically, it has a face-down structure capable of efficiently removing heat generated in the semiconductor element 5,
Since heat transfer from the semiconductor element 5 to the metal supporting substrate 2 is not hindered by the ceramic substrate 4, good heat dissipation can be obtained. Also, when the metal radiating fins 15 are joined, as described above,
Since metal bonding is performed, bonding reliability of the metal radiating fins 15 when a thermal cycle is applied can be sufficiently ensured. In addition, with respect to the joining portion between the ceramic substrate 4 and the metal supporting substrate 2, sufficient reliability can be obtained by minimizing the size of the ceramic substrate 2 as far as the semiconductor element 5 can be mounted.

【0034】また、樹脂フィルム8に設けた配線層9a
には上述したように、銅箔等の厚さが 100μm 以下とい
うような金属箔を使用することができる。銅箔等の金属
箔によれば、セラミックス基板の内部配線層として一般
的に使用されているWやMo等の焼成層に比べて、信号
配線の配線抵抗や高周波特性等を大幅に改善することが
できる。さらに、銅箔等をエッチングしてパターニング
することによって、例えば配線幅が30μm 、配線間距離
が20μm というような高密度配線を実現することができ
るため、入出力数の多い半導体素子5であっても信号配
線を容易に取り回すことができる。
The wiring layer 9a provided on the resin film 8
As described above, a metal foil such as a copper foil having a thickness of 100 μm or less can be used. According to a metal foil such as a copper foil, the wiring resistance and high-frequency characteristics of the signal wiring can be significantly improved as compared with a fired layer of W or Mo, which is generally used as an internal wiring layer of a ceramic substrate. Can be. Further, by etching and patterning a copper foil or the like, high-density wiring such as a wiring width of 30 μm and a distance between wirings of 20 μm can be realized. Also, the signal wiring can be easily arranged.

【0035】さらに、信号配線は基本的には樹脂配線基
材10の配線層9aで取り回しているため、金属製支持
基板2やセラミックス基板4は基本的には単板構造の支
持基板とすることができるため、内部に複雑な多層配線
を形成していた従来のセラミックス多層配線基板に比べ
て、セラミックス基板4の製造コストおよび製造工数を
大幅に低減することができ、ひいては半導体パッケージ
1の製造コストを低減することが可能となる。
Further, since the signal wiring is basically routed by the wiring layer 9a of the resin wiring base 10, the metal supporting substrate 2 and the ceramic substrate 4 should be basically a single-plate supporting substrate. Therefore, the manufacturing cost and manufacturing man-hour of the ceramic substrate 4 can be greatly reduced as compared with the conventional ceramic multilayer wiring substrate in which complicated multilayer wiring is formed inside, and the manufacturing cost of the semiconductor package 1 can be reduced. Can be reduced.

【0036】上述したように、この実施形態のBGA構
造の半導体パッケージ1は、信号配線の低抵抗化や高密
度化、パッケージの低コスト化、高放熱化等を達成した
上で、半導体素子5の実装信頼性を高めたものであり、
さらに金属製放熱フィン15を接合する場合にはその接
合信頼性を高めることを可能にしたものである。
As described above, the semiconductor package 1 having the BGA structure according to this embodiment achieves low resistance and high density of signal wiring, low cost of the package, high heat dissipation, and the like, and then the semiconductor element 5 The mounting reliability of
Further, when the metal radiating fins 15 are joined, the joining reliability can be improved.

【0037】このようなフェイスダウン構造の半導体パ
ッケージ1を、消費電力が5Wで 400ピンの半導体素子を
搭載するパッケージとして作製した。まず、樹脂配線基
材10として、液晶ポリマーを主剤とし、その両面に銅
箔を熱圧着したものを作製した。配線層9aとなる銅箔
はエッチングしてパターンを形成し、その上には絶縁樹
脂をコーティングした。もう一方の銅箔はそのままとし
た。樹脂配線基材10の厚さは0.14mmであり、チップ実
装はワイヤボンディング対応である。
The semiconductor package 1 having such a face-down structure was manufactured as a package having a power consumption of 5 W and mounting a 400-pin semiconductor element. First, a resin wiring substrate 10 was prepared in which a liquid crystal polymer was used as a main component and copper foils were thermocompressed on both surfaces thereof. The copper foil serving as the wiring layer 9a was etched to form a pattern, and an insulating resin was coated thereon. The other copper foil was left as it was. The thickness of the resin wiring substrate 10 is 0.14 mm, and chip mounting is compatible with wire bonding.

【0038】セラミックス基板4には、熱伝導率が 180
W/m K のAlNセラミックスを用いた。基板厚さは 0.6
mmであり、大きさは10mm角である。このようなAlNセ
ラミックス基板4を、外形41mm角×厚さ 0.3mmのAl製
支持基板2にエポキシ系接着剤を使用して接合した。こ
のようなAl製支持基板2に、さらに上記した樹脂配線
基材10をエポキシ系接着剤を使用して接合した。そし
て、AlNセラミックス基板4上に銀ペーストを用いて
5W、 400ピンの半導体素子5を接合し、ワイヤボンディ
ング実装を行って、この実施例の半導体パッケージ1と
した。
The ceramic substrate 4 has a thermal conductivity of 180
W / m K AlN ceramics were used. Substrate thickness is 0.6
mm and the size is 10 mm square. Such an AlN ceramic substrate 4 was bonded to an Al support substrate 2 having an outer shape of 41 mm square and a thickness of 0.3 mm using an epoxy adhesive. The above-described resin wiring substrate 10 was further joined to such an Al support substrate 2 using an epoxy-based adhesive. Then, using a silver paste on the AlN ceramic substrate 4
The semiconductor element 5 of 5 W, 400 pins was joined and wire-bonding was carried out to obtain the semiconductor package 1 of this embodiment.

【0039】一方、本発明との比較例として、支持基板
にAlNセラミックスの単板を用いる以外は、上記した
実施例と同様な構造の半導体パッケージ(比較例1)、
および支持基板にAl単板を用いる以外は、上記した実
施例と同様な構造の半導体パッケージ(比較例2)をそ
れぞれ作製した。
On the other hand, as a comparative example of the present invention, a semiconductor package (Comparative Example 1) having the same structure as that of the above-described embodiment except that a single plate of AlN ceramics is used for the support substrate,
A semiconductor package (Comparative Example 2) having a structure similar to that of the above-described example except that an aluminum single plate was used as the support substrate was manufactured.

【0040】上記した実施例の半導体パッケージと比較
例1、2による半導体パッケージにそれぞれAl製放熱
フィン(外形39mm角、高さ18mm)15を接着剤で接合
し、温度サイクル試験に供した。温度サイクル試験は、
228K−室温−393Kを 1サイクルとして1000サイクル印加
した。各例毎に10個ずつ試験し、支持基板とAl製放熱
フィンとの間でクラックが発生したもの、および支持基
板と半導体素子との間でクラック等が生じたものを計測
した。その結果をパッケージの熱抵抗比と併せて表1に
示す。なお、表1の熱抵抗比は実施例を 1とした場合の
相対値である。
An aluminum radiating fin (39 mm square, 18 mm high) 15 was bonded to the semiconductor package of the above-described embodiment and the semiconductor packages of Comparative Examples 1 and 2 with an adhesive, respectively, and subjected to a temperature cycle test. The temperature cycle test is
One cycle of 228K-room temperature-393K was applied for 1000 cycles. Ten tests were performed for each example, and those in which cracks occurred between the support substrate and the Al radiating fins and those in which cracks occurred between the support substrate and the semiconductor element were measured. Table 1 shows the results together with the thermal resistance ratio of the package. Note that the thermal resistance ratios in Table 1 are relative values when the embodiment is set to 1.

【0041】[0041]

【表1】 表1から明らかなように、本発明の実施例による半導体
パッケージは、比較例1に対して熱抵抗に優れるだけで
なく、半導体素子および放熱フィンの接合(実装)信頼
性が共に優れることが分かる。また、比較例2に対して
も放熱フィンの接合性に優れていることが分かる。
[Table 1] As is clear from Table 1, the semiconductor package according to the example of the present invention has not only excellent thermal resistance but also excellent bonding (mounting) reliability of the semiconductor element and the radiation fin as compared with Comparative Example 1. . Also, it can be seen that the heat radiation fins are excellent in bonding property also to Comparative Example 2.

【0042】次に、本発明の他の実施形態について、図
3、図4および図5を参照して説明する。
Next, another embodiment of the present invention will be described with reference to FIGS. 3, 4 and 5. FIG.

【0043】図3に示すように、樹脂配線基材としては
前述した樹脂フィルムに銅箔等を接着したものに限ら
ず、内部配線層もしくは表面配線層等の配線層17aを
有する樹脂配線基板、いわゆるプリント配線基板17を
使用することができる。なお、これ以外の構成は前述し
た実施形態と同様である。ただし、配線密度の高密度化
という点においては樹脂フィルムに例えば厚さ 100μm
以下というような金属箔を熱圧着等で張り付けたものを
使用することが好ましい。
As shown in FIG. 3, the resin wiring substrate is not limited to the above-mentioned resin film having copper foil or the like adhered thereto, but may be a resin wiring substrate having a wiring layer 17a such as an internal wiring layer or a surface wiring layer. A so-called printed wiring board 17 can be used. The other configuration is the same as that of the above-described embodiment. However, in terms of increasing the wiring density, for example, a thickness of 100 μm
It is preferable to use a metal foil as described below, which is attached by thermocompression bonding or the like.

【0044】また、図4に示すように、金属製支持基板
2には単板状の金属基板を用い、この金属製支持基板2
とプリント配線基板17との間にセラミックス板や金属
板等からなるスペーサ18を介在させて、セラミックス
基板4と半導体素子5の収容スペースを形成するように
してもよい。この構造は前述した実施形態にも適用可能
である。
As shown in FIG. 4, a single-plate-shaped metal substrate is used for the metal support substrate 2.
A space for accommodating the ceramic substrate 4 and the semiconductor element 5 may be formed by interposing a spacer 18 made of a ceramic plate, a metal plate, or the like between the substrate and the printed wiring board 17. This structure can be applied to the above-described embodiment.

【0045】さらに、図5に示すように、半導体素子5
と配線層との電気的な接続はボンディングワイヤ12に
代えて、いわゆるTABリード19等を用いて行うこと
もできる。TABリード19はTABテープ20に支持
されているため、このTABテープ20を樹脂基材とし
て使用することができる。この場合には、半導体素子5
にいわゆるTABチップが用いられる。
Further, as shown in FIG.
The electrical connection between the wire and the wiring layer can be made using a so-called TAB lead 19 or the like instead of the bonding wire 12. Since the TAB leads 19 are supported by the TAB tape 20, the TAB tape 20 can be used as a resin base material. In this case, the semiconductor element 5
A so-called TAB chip is used.

【0046】このように本発明の半導体パッケージは種
々の形態に対して適用可能である。またさらに、本発明
の半導体パッケージのBGAパッケージに限らず、外部
接続端子に導体ボール以外のものを使用したパッケージ
等にも適用可能である。
As described above, the semiconductor package of the present invention is applicable to various forms. Further, the present invention is not limited to the BGA package of the semiconductor package of the present invention, and can be applied to a package or the like in which external connection terminals other than conductive balls are used.

【0047】[0047]

【発明の効果】以上説明したように、本発明の半導体パ
ッケージによれば、信号配線の低抵抗化や高密度化、製
造コストの低減等を実現し、さらに高放熱化を達成した
上で半導体素子の実装信頼性を高めることができ、また
放熱フィンを接合する場合にはその接合信頼性を高める
ことができる。このような半導体パッケージによれば、
例えば高消費電力で大型の半導体素子等も高信頼性の下
でパッケージングすることができる。
As described above, according to the semiconductor package of the present invention, the resistance of the signal wiring is reduced, the density thereof is increased, the manufacturing cost is reduced, and the heat dissipation is further improved. The mounting reliability of the element can be improved, and when the heat radiation fins are bonded, the bonding reliability can be improved. According to such a semiconductor package,
For example, a large-sized semiconductor element with high power consumption can be packaged with high reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の半導体パッケージの一実施形態の概
略構造を示す断面図である。
FIG. 1 is a sectional view showing a schematic structure of an embodiment of a semiconductor package of the present invention.

【図2】 図1に示す半導体パッケージの変形例を示す
断面図である。
FIG. 2 is a sectional view showing a modification of the semiconductor package shown in FIG.

【図3】 本発明の半導体パッケージの他の実施形態の
概略構造を示す断面図である。
FIG. 3 is a cross-sectional view illustrating a schematic structure of another embodiment of the semiconductor package of the present invention.

【図4】 図3に示す半導体パッケージの変形例を示す
断面図である。
FIG. 4 is a sectional view showing a modification of the semiconductor package shown in FIG. 3;

【図5】 本発明の半導体パッケージのさらに他の実施
形態の概略構造を示す断面図である。
FIG. 5 is a sectional view showing a schematic structure of still another embodiment of the semiconductor package of the present invention.

【符号の説明】[Explanation of symbols]

1………半導体パッケージ 2………金属製支持基板 4………セラミックス基板 5………半導体素子 8………樹脂フィルム 9………導体層 9a……配線層 10……樹脂配線基材 13……導体ボール 15……放熱フィン DESCRIPTION OF SYMBOLS 1 ... Semiconductor package 2 ... Metal support substrate 4 ... Ceramic substrate 5 ... Semiconductor element 8 ... Resin film 9 ... Conductor layer 9a ... Wiring layer 10 ... Resin wiring base material 13 Conductor ball 15 Heat dissipation fin

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 一方の主面側に半導体素子搭載部となる
セラミックス基板が接合された金属製支持基板と、 前記金属製支持基板の前記セラミックス基板の接合面側
に接合固定され、かつ配線層を有する樹脂配線基材と、 前記セラミックス基板を介して前記金属製支持基板に支
持され、かつ前記配線層と電気的に接続された半導体素
子とを具備することを特徴とする半導体パッケージ。
A metal support substrate having a ceramic substrate serving as a semiconductor element mounting portion bonded to one main surface thereof; a wiring layer fixedly bonded to the metal support substrate at a bonding surface side of the ceramic substrate; And a semiconductor element supported by the metal supporting substrate via the ceramic substrate and electrically connected to the wiring layer.
【請求項2】 請求項1記載の半導体パッケージにおい
て、 前記金属製支持基板の前記セラミックス基板接合面と反
対面側に、金属製放熱フィンが接合されていることを特
徴とする半導体パッケージ。
2. The semiconductor package according to claim 1, wherein a metal radiating fin is bonded to a side of said metal supporting substrate opposite to said ceramic substrate bonding surface.
【請求項3】 請求項1記載の半導体パッケージにおい
て、 前記樹脂配線基材の配線層には外部接続端子が設けられ
ていることを特徴とする半導体パッケージ。
3. The semiconductor package according to claim 1, wherein an external connection terminal is provided on a wiring layer of the resin wiring base.
【請求項4】 請求項1記載の半導体パッケージにおい
て、 前記金属製支持基板は、銅、銅合金、アルミニウムおよ
びアルミニウム合金から選ばれる 1種からなり、かつ前
記セラミックス基板は、窒化アルミニウム、窒化ケイ
素、炭化珪素、窒化硼素およびダイヤモンドから選ばれ
る少なくとも 1種を主成分とすることを特徴とする半導
体パッケージ。
4. The semiconductor package according to claim 1, wherein the metal supporting substrate is made of one selected from copper, a copper alloy, aluminum and an aluminum alloy, and the ceramic substrate is made of aluminum nitride, silicon nitride, A semiconductor package comprising, as a main component, at least one selected from silicon carbide, boron nitride, and diamond.
JP8105797A 1997-03-31 1997-03-31 Semiconductor package Withdrawn JPH10275879A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8105797A JPH10275879A (en) 1997-03-31 1997-03-31 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8105797A JPH10275879A (en) 1997-03-31 1997-03-31 Semiconductor package

Publications (1)

Publication Number Publication Date
JPH10275879A true JPH10275879A (en) 1998-10-13

Family

ID=13735789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8105797A Withdrawn JPH10275879A (en) 1997-03-31 1997-03-31 Semiconductor package

Country Status (1)

Country Link
JP (1) JPH10275879A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067903B2 (en) 2002-11-07 2006-06-27 Kabushiki Kaisha Kobe Seiko Sho Heat spreader and semiconductor device and package using the same
JP2019019353A (en) * 2017-07-13 2019-02-07 株式会社村田製作所 Method for manufacturing ceramic substrate and method for manufacturing power module
KR20200137867A (en) * 2019-05-31 2020-12-09 주식회사 코스텍시스 Semiconductor device package with improved heat characteristic and method for forming the same
CN115116986A (en) * 2021-03-22 2022-09-27 天津工业大学 Power module of 3D double-sided heat dissipation packaging structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067903B2 (en) 2002-11-07 2006-06-27 Kabushiki Kaisha Kobe Seiko Sho Heat spreader and semiconductor device and package using the same
JP2019019353A (en) * 2017-07-13 2019-02-07 株式会社村田製作所 Method for manufacturing ceramic substrate and method for manufacturing power module
KR20200137867A (en) * 2019-05-31 2020-12-09 주식회사 코스텍시스 Semiconductor device package with improved heat characteristic and method for forming the same
CN115116986A (en) * 2021-03-22 2022-09-27 天津工业大学 Power module of 3D double-sided heat dissipation packaging structure

Similar Documents

Publication Publication Date Title
JP3013831B2 (en) MMIC package
JPH10256429A (en) Semiconductor package
US6828676B2 (en) Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit
JP2003100924A (en) Semiconductor device
JP2001168443A (en) Package for housing optical semiconductor element
JP2000323610A (en) Film carrier semiconductor device
JP3793562B2 (en) Ceramic circuit board
JPH10275879A (en) Semiconductor package
JPH06334286A (en) Circuit board
JP2000277953A (en) Ceramic circuit board
JPH10275522A (en) Conductive resin paste, package board using it, and semi-conductor package
JPH10256428A (en) Semiconductor package
JP2007324182A (en) Wiring board and electronic device
JP2517024B2 (en) Ceramic package and its manufacturing method
JPH10275878A (en) Semiconductor package
JP2000183253A (en) Package for housing semiconductor element
JPH10256413A (en) Semiconductor package
JP2003229521A (en) Semiconductor module and manufacturing method therefor
JPH08222670A (en) Package for mounting semiconductor element
JP2008004760A (en) Wiring board and electronic device
JPH04144162A (en) Semiconductor device
JP4377748B2 (en) Electronic component storage package and electronic device
JP3285763B2 (en) Semiconductor device
JP2000183236A (en) Package for housing semiconductor element
JPH09266265A (en) Semiconductor package

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040601