JPS6338716Y2 - - Google Patents
Info
- Publication number
- JPS6338716Y2 JPS6338716Y2 JP13607581U JP13607581U JPS6338716Y2 JP S6338716 Y2 JPS6338716 Y2 JP S6338716Y2 JP 13607581 U JP13607581 U JP 13607581U JP 13607581 U JP13607581 U JP 13607581U JP S6338716 Y2 JPS6338716 Y2 JP S6338716Y2
- Authority
- JP
- Japan
- Prior art keywords
- connection point
- resistor
- voltage
- output
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Rectifiers (AREA)
Description
【考案の詳細な説明】
本考案は波形歪及び直流オフセツト電圧のない
整流出力が得られる整流回路に関するものであ
る。
整流出力が得られる整流回路に関するものであ
る。
従来の正と負の電圧が同時に得られる整流回路
を第１図に示す。図中１ａ，１ｂは被整流信号
（交流）の入力端子、２は正極性の出力端子、３
は負極性の出力端子、４は接地された共通の出力
端子、Ｄ１，Ｄ２はダイオードであり、上記入力
端子１ａ−１ｂ間に第２図ａに示す交流信号が入
力すると、ダイオードＤ１は交流信号が正の半サ
イクルの期間オンし、またダイオードＤ２は交流
信号が負の半サイクルの期間オンし、出力端子２
から正の半サイクルの出力が、また出力端子３か
らは負の半サイクルの出力がそれぞれ得られる。
を第１図に示す。図中１ａ，１ｂは被整流信号
（交流）の入力端子、２は正極性の出力端子、３
は負極性の出力端子、４は接地された共通の出力
端子、Ｄ１，Ｄ２はダイオードであり、上記入力
端子１ａ−１ｂ間に第２図ａに示す交流信号が入
力すると、ダイオードＤ１は交流信号が正の半サ
イクルの期間オンし、またダイオードＤ２は交流
信号が負の半サイクルの期間オンし、出力端子２
から正の半サイクルの出力が、また出力端子３か
らは負の半サイクルの出力がそれぞれ得られる。
しかしながら、ダイオードＤ１，Ｄ２は順方向
電圧VFを有するため、入力電圧が電圧VFに達す
るまでオンせず、従つて、出力端子２及び３から
出力される波形は、第２図ｂ及びｃに示す如く電
圧VF以下の波形歪を伴なつていた。またダイオ
ードＤ１，Ｄ２に流す電流値の差から直流オフセ
ツト電圧を生じ第２図ｄ及びｅに示す如き正と負
の出力バランスの崩れた波形が発生する恐れがあ
つた。
電圧VFを有するため、入力電圧が電圧VFに達す
るまでオンせず、従つて、出力端子２及び３から
出力される波形は、第２図ｂ及びｃに示す如く電
圧VF以下の波形歪を伴なつていた。またダイオ
ードＤ１，Ｄ２に流す電流値の差から直流オフセ
ツト電圧を生じ第２図ｄ及びｅに示す如き正と負
の出力バランスの崩れた波形が発生する恐れがあ
つた。
本考案は上記従来の欠点を除去するため、複数
のダイオードをブリツジ接続し、ダイオードの
（＋）極同士の接続点に正電圧を、またダイオー
ドの（−）極同士の接続点に上記正電圧と絶対値
の等しい負電圧を印加する如くなし、他の２つの
接続点の一方を接地し、他方を被整流信号入力端
子とし、該被整流信号入力端子に接続した２つの
ダイオードと被整流信号入力端子との間に抵抗を
それぞれ直列に接続すると共に該ダイオードと抵
抗との接続点より正及び負の整流出力を取り出す
ようにしたもので、その目的とするところは波形
歪及び直流オフセツト電圧のない整流出力を得る
ことのできる整流回路を提供することにある。以
下図面について詳細に説明する。
のダイオードをブリツジ接続し、ダイオードの
（＋）極同士の接続点に正電圧を、またダイオー
ドの（−）極同士の接続点に上記正電圧と絶対値
の等しい負電圧を印加する如くなし、他の２つの
接続点の一方を接地し、他方を被整流信号入力端
子とし、該被整流信号入力端子に接続した２つの
ダイオードと被整流信号入力端子との間に抵抗を
それぞれ直列に接続すると共に該ダイオードと抵
抗との接続点より正及び負の整流出力を取り出す
ようにしたもので、その目的とするところは波形
歪及び直流オフセツト電圧のない整流出力を得る
ことのできる整流回路を提供することにある。以
下図面について詳細に説明する。
第３図は本考案の基本構成を示すもので、図中
Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４はダイオード、
Ｒ１，Ｒ２，Ｒ３，Ｒ４は抵抗、１１は被整流信
号（交流信号）入力端子、１２は正の出力端子、
１３は負の出力端子、１４は正の電源端子、１５
は負の電源端子、１６は接地（GND）端子、１
７，１８，１９，２０，２１，２２は接続点であ
る。ダイオードＤ１１，Ｄ１２，Ｄ１３，Ｄ１４
はダイオードブリツジを構成し、ダイオードＤ１
１とＤ１３はその（＋）極同士が接続点１７にて
接続し、ダイオードＤ１２とＤ１４はその（−）
極同士が接続点１８にて接続し、接続点１７及び
１８にはそれぞれ抵抗Ｒ１及びＲ２を介して電源
端子１４及び１５が接続している。電源端子１４
には正の直流電圧（Vcc）が印加され、電源端子
１５には上記正の直流電圧と等しい絶対値の負の
直流電圧（−Vcc）が印加されている。ダイオー
ドＤ１１の（−）極とＤ１２の（＋）極は接続点
１９で接続し、該接続点１９は接地端子１６と接
続してアースされている。ダイオードＤ１３の
（−）極には抵抗Ｒ３が直列に接続し、ダイオー
ドＤ１４の（＋）極には抵抗Ｒ４が直列に接続
し、抵抗Ｒ３とＲ４の他端は接続点２０にて接続
し、該接続点２０には入力端子１１が接続してい
る。またダイオードＤ１３と抵抗Ｒ３との接続点
２１より正の出力端子１２が、またダイオードＧ
１４と抵抗Ｒ４との接続点２２より負の出力端子
１３がそれぞれ取り出されている。
Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４はダイオード、
Ｒ１，Ｒ２，Ｒ３，Ｒ４は抵抗、１１は被整流信
号（交流信号）入力端子、１２は正の出力端子、
１３は負の出力端子、１４は正の電源端子、１５
は負の電源端子、１６は接地（GND）端子、１
７，１８，１９，２０，２１，２２は接続点であ
る。ダイオードＤ１１，Ｄ１２，Ｄ１３，Ｄ１４
はダイオードブリツジを構成し、ダイオードＤ１
１とＤ１３はその（＋）極同士が接続点１７にて
接続し、ダイオードＤ１２とＤ１４はその（−）
極同士が接続点１８にて接続し、接続点１７及び
１８にはそれぞれ抵抗Ｒ１及びＲ２を介して電源
端子１４及び１５が接続している。電源端子１４
には正の直流電圧（Vcc）が印加され、電源端子
１５には上記正の直流電圧と等しい絶対値の負の
直流電圧（−Vcc）が印加されている。ダイオー
ドＤ１１の（−）極とＤ１２の（＋）極は接続点
１９で接続し、該接続点１９は接地端子１６と接
続してアースされている。ダイオードＤ１３の
（−）極には抵抗Ｒ３が直列に接続し、ダイオー
ドＤ１４の（＋）極には抵抗Ｒ４が直列に接続
し、抵抗Ｒ３とＲ４の他端は接続点２０にて接続
し、該接続点２０には入力端子１１が接続してい
る。またダイオードＤ１３と抵抗Ｒ３との接続点
２１より正の出力端子１２が、またダイオードＧ
１４と抵抗Ｒ４との接続点２２より負の出力端子
１３がそれぞれ取り出されている。
次に動作について説明する。ここでダイオード
Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４は順方向Ｖ−Ｉ
特性がほぼ同一なものとし、Ｒ１＝Ｒ２，Ｒ３＝
Ｒ４とし、Ｒ１，Ｒ２はＲ３，Ｒ４より充分に大
きいものとする。
Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４は順方向Ｖ−Ｉ
特性がほぼ同一なものとし、Ｒ１＝Ｒ２，Ｒ３＝
Ｒ４とし、Ｒ１，Ｒ２はＲ３，Ｒ４より充分に大
きいものとする。
まず、直流分について考えると、電源端子１４
及び１５に印加されたVcc及び−Vccの電圧によ
り電流が電源端子１４より抵抗Ｒ１を介して接続
点１７の方向へ流れ、ダイオードＤ１１とＤ１３
に分流する。ダイオードＤ１１に流れる電流は接
続点１９、ダイオードＤ１２、接続点１８、抵抗
Ｒ２を通つて電源端子１５に達する。一方、ダイ
オードＤ１３に流れる電流は抵抗Ｒ３、接点２
０、抵抗Ｒ４、ダイオードＤ１４を通つて接続点
１８に上記ダイオードＤ１２を流れる電流と合流
する。接続点１９は接地端子１６を介してアース
されているが、上述の如く抵抗Ｒ１＝Ｒ２で端子
１４と１５に印加した電圧は、絶対値の等しい正
及び負の電圧であるから、接続点１９は接続点１
７と１８の中間電位となり、またダイオードＤ１
１とＤ１２には同じ電流値の電源が流れることに
なる。一方、抵抗Ｒ３＝Ｒ４であるため、接続点
２０は接続点１７と１８の中間電位すなわち接続
点１９と等しくアース電位となる。
及び１５に印加されたVcc及び−Vccの電圧によ
り電流が電源端子１４より抵抗Ｒ１を介して接続
点１７の方向へ流れ、ダイオードＤ１１とＤ１３
に分流する。ダイオードＤ１１に流れる電流は接
続点１９、ダイオードＤ１２、接続点１８、抵抗
Ｒ２を通つて電源端子１５に達する。一方、ダイ
オードＤ１３に流れる電流は抵抗Ｒ３、接点２
０、抵抗Ｒ４、ダイオードＤ１４を通つて接続点
１８に上記ダイオードＤ１２を流れる電流と合流
する。接続点１９は接地端子１６を介してアース
されているが、上述の如く抵抗Ｒ１＝Ｒ２で端子
１４と１５に印加した電圧は、絶対値の等しい正
及び負の電圧であるから、接続点１９は接続点１
７と１８の中間電位となり、またダイオードＤ１
１とＤ１２には同じ電流値の電源が流れることに
なる。一方、抵抗Ｒ３＝Ｒ４であるため、接続点
２０は接続点１７と１８の中間電位すなわち接続
点１９と等しくアース電位となる。
入力端子１１に第４図ａに示すような正弦波形
の被整流入力信号を加えると、正の半サイクルで
はダイオードＤ１３はオフとなり抵抗Ｒ３を介し
て出力端子１２に第４図ｂに示す如き正の半サイ
クルの電圧を出力するが、ダイオードＤ１４はオ
ンとなり、ダイオードＤ１２とＤ１４の順方向電
圧はほぼ等しいため、接続点２２すなわち出力端
子１３は接続点１９と同一のアース電位に保たれ
る。
の被整流入力信号を加えると、正の半サイクルで
はダイオードＤ１３はオフとなり抵抗Ｒ３を介し
て出力端子１２に第４図ｂに示す如き正の半サイ
クルの電圧を出力するが、ダイオードＤ１４はオ
ンとなり、ダイオードＤ１２とＤ１４の順方向電
圧はほぼ等しいため、接続点２２すなわち出力端
子１３は接続点１９と同一のアース電位に保たれ
る。
負の半サイクルではダイオードＤ１４はオフと
なり抵抗Ｒ４を介して出力端子１３に第４図ｃに
示す如き負の半サイクルの電圧を出力するが、ダ
イオードＤ１３はオンとなり、ダイオードＤ１１
とＤ１３の順方向電圧はほぼ等しいため、接続点
２１すなわち出力端子１２は接続点１９と同一の
アース電位に保たれる。
なり抵抗Ｒ４を介して出力端子１３に第４図ｃに
示す如き負の半サイクルの電圧を出力するが、ダ
イオードＤ１３はオンとなり、ダイオードＤ１１
とＤ１３の順方向電圧はほぼ等しいため、接続点
２１すなわち出力端子１２は接続点１９と同一の
アース電位に保たれる。
このように上記回路では出力端子１２より正の
半サイクル、出力端子１３より負の半サイクルの
整流出力が得られるが、ダイオードＤ１３及びＤ
１４は出力が得られるときオフとなるため、ダイ
オードの順方向電圧VFによる波形歪は発生しな
い。また出力端子１２及び１３の一方より整流波
形が得られるとき他方の出力端子は常にアース電
位となるため直流オフセツト電圧は発生せず、正
と負の出力波形のアンバランスを生じない利点が
ある。
半サイクル、出力端子１３より負の半サイクルの
整流出力が得られるが、ダイオードＤ１３及びＤ
１４は出力が得られるときオフとなるため、ダイ
オードの順方向電圧VFによる波形歪は発生しな
い。また出力端子１２及び１３の一方より整流波
形が得られるとき他方の出力端子は常にアース電
位となるため直流オフセツト電圧は発生せず、正
と負の出力波形のアンバランスを生じない利点が
ある。
第５図は第３図の回路にフイルタを付加して一
定電圧値の正及び負の出力電圧を得る如くした実
施例を示すもので、図中Ｒ５，Ｒ６は抵抗、Ｃ
１，Ｃ２はコンデンサである。抵抗Ｒ５は接続点
２１と出力端子１２との間に接続し、抵抗Ｒ６は
接続点２２と出力端子１３との間に接続し、コン
デンサＣ１及びＣ２の一端はそれぞれ抵抗Ｒ５と
出力端子１２との間、及び抵抗Ｒ６と出力端子１
３との間に接続し、他端は接地されており、抵抗
Ｒ５とコンデンサＣ１及び抵抗Ｒ６とコンデンサ
Ｃ２はそれぞれ充分に長い時定数を有し、RCフ
イルタを構成している。従つて出力端子１２及び
１３からはそれぞれ平滑された正の出力電圧及び
負の出力電圧が得られる。この場合Ｒ５，Ｒ６≫
Ｒ３，Ｒ４とし、Ｒ５＝Ｒ６とすればオフセツト
電圧をより小さくできる。その他の構成、効果は
第３図の回路と同様である。
定電圧値の正及び負の出力電圧を得る如くした実
施例を示すもので、図中Ｒ５，Ｒ６は抵抗、Ｃ
１，Ｃ２はコンデンサである。抵抗Ｒ５は接続点
２１と出力端子１２との間に接続し、抵抗Ｒ６は
接続点２２と出力端子１３との間に接続し、コン
デンサＣ１及びＣ２の一端はそれぞれ抵抗Ｒ５と
出力端子１２との間、及び抵抗Ｒ６と出力端子１
３との間に接続し、他端は接地されており、抵抗
Ｒ５とコンデンサＣ１及び抵抗Ｒ６とコンデンサ
Ｃ２はそれぞれ充分に長い時定数を有し、RCフ
イルタを構成している。従つて出力端子１２及び
１３からはそれぞれ平滑された正の出力電圧及び
負の出力電圧が得られる。この場合Ｒ５，Ｒ６≫
Ｒ３，Ｒ４とし、Ｒ５＝Ｒ６とすればオフセツト
電圧をより小さくできる。その他の構成、効果は
第３図の回路と同様である。
第６図は本考案の他の実施例を示すもので、第
１図の回路にオペアンプを付加して両波整流した
出力電圧を得る如くしたものである。図中、Ｒ
７，Ｒ８，Ｒ９，Ｒ１０は抵抗、Ｒ１１は可変抵
抗、Ｃ３，Ｃ４はコンデンサ、２３はオペアン
プ、２４は出力端子で接続点２１とオペアンプ２
３の正入力端子とは抵抗Ｒ７を介して接続し、接
続点２２はオペアンプ２３の負入力端子とは抵抗
Ｒ８を介して接続している。また抵抗Ｒ９とコン
デンサＣ３とは並列接続しその一端はオペアンプ
２３の正入力端子に接続し他端は接地しており、
抵抗Ｒ１０とコンデンサＣ４とは並列接続しその
一端はオペアンプ２３の負入力端子に接続し他端
はオペアンプ２３の出力端子に接続しており、更
に接続点１７と接続点１８との間には可変抵抗Ｒ
１１の両端が接続しその摺動端子とオペアンプ２
３の負入力端子とが接続している。
１図の回路にオペアンプを付加して両波整流した
出力電圧を得る如くしたものである。図中、Ｒ
７，Ｒ８，Ｒ９，Ｒ１０は抵抗、Ｒ１１は可変抵
抗、Ｃ３，Ｃ４はコンデンサ、２３はオペアン
プ、２４は出力端子で接続点２１とオペアンプ２
３の正入力端子とは抵抗Ｒ７を介して接続し、接
続点２２はオペアンプ２３の負入力端子とは抵抗
Ｒ８を介して接続している。また抵抗Ｒ９とコン
デンサＣ３とは並列接続しその一端はオペアンプ
２３の正入力端子に接続し他端は接地しており、
抵抗Ｒ１０とコンデンサＣ４とは並列接続しその
一端はオペアンプ２３の負入力端子に接続し他端
はオペアンプ２３の出力端子に接続しており、更
に接続点１７と接続点１８との間には可変抵抗Ｒ
１１の両端が接続しその摺動端子とオペアンプ２
３の負入力端子とが接続している。
このような構成において、オペアンプ２３は差
動積分器として働き、入力信号のうち正の半サイ
クルの電圧は抵抗Ｒ３，Ｒ７，Ｒ９に流れコンデ
ンサＣ３にて平滑され、Ｒ９／（Ｒ３＋Ｒ７）倍
の電圧が出力端子２４に得られ（このとき接点２
２はアース電位であり、負入力による出力は生じ
ない。）、負の半サイクルの電圧は抵抗Ｒ４，Ｒ
８，Ｒ１０に流れコンデンサＣ４にて平滑され極
性が反転され、Ｒ１０／（Ｒ４＋Ｒ８）倍の電圧
が出力端子２４に得られる。ここで、Ｒ７＝Ｒ
８，Ｒ９＝Ｒ１０，Ｃ３＝Ｃ４とすると、 利得ｇは ｇ＝Ｒ９／Ｒ３＋Ｒ７＝Ｒ１０／Ｒ４＋Ｒ８ となり、一定電圧値の正の出力電圧が出力端子２
４に得られる。具体的な数値例で示せば、Ｒ３＝
Ｒ４＝500（Ω）、Ｒ７＝Ｒ８＝4.5K（Ω）、Ｒ９＝
Ｒ１０＝10K（Ω）、Ｃ３＝Ｃ４＝10μ(F)にて入力
信号が1K（Hz）の正弦波のとき、ｇ＝２（倍）の
出力電圧が得られる。また可変抵抗１１を微調整
してオペアンプ２３の負入力端子の電位を制御す
ることによりオペアンプ２３自体が有するオフセ
ツト電圧をキヤンセルすることができる。なお、
その他の構成、効果については第３図の回路と同
様である。
動積分器として働き、入力信号のうち正の半サイ
クルの電圧は抵抗Ｒ３，Ｒ７，Ｒ９に流れコンデ
ンサＣ３にて平滑され、Ｒ９／（Ｒ３＋Ｒ７）倍
の電圧が出力端子２４に得られ（このとき接点２
２はアース電位であり、負入力による出力は生じ
ない。）、負の半サイクルの電圧は抵抗Ｒ４，Ｒ
８，Ｒ１０に流れコンデンサＣ４にて平滑され極
性が反転され、Ｒ１０／（Ｒ４＋Ｒ８）倍の電圧
が出力端子２４に得られる。ここで、Ｒ７＝Ｒ
８，Ｒ９＝Ｒ１０，Ｃ３＝Ｃ４とすると、 利得ｇは ｇ＝Ｒ９／Ｒ３＋Ｒ７＝Ｒ１０／Ｒ４＋Ｒ８ となり、一定電圧値の正の出力電圧が出力端子２
４に得られる。具体的な数値例で示せば、Ｒ３＝
Ｒ４＝500（Ω）、Ｒ７＝Ｒ８＝4.5K（Ω）、Ｒ９＝
Ｒ１０＝10K（Ω）、Ｃ３＝Ｃ４＝10μ(F)にて入力
信号が1K（Hz）の正弦波のとき、ｇ＝２（倍）の
出力電圧が得られる。また可変抵抗１１を微調整
してオペアンプ２３の負入力端子の電位を制御す
ることによりオペアンプ２３自体が有するオフセ
ツト電圧をキヤンセルすることができる。なお、
その他の構成、効果については第３図の回路と同
様である。
以上説明したように本考案によれば、複数のダ
イオードをブリツジ接続し、ダイオードの（＋）
極同士の接続点に正電圧を、またダイオードの
（−）極同士の接続点に上記正電圧と絶対値の等
しい負電圧を印加する如くなし、他の２つの接続
点の一方を接地し、他方を被整流信号入力端子と
し、該被整流信号入力端子に接続した２つのダイ
オードと被整流信号入力端子との間に抵抗をそれ
ぞれ直列に接続すると共に該ダイオードと抵抗と
の接続点より正及び負の整流出力を取り出すよう
にしたので、被整流入力信号がダイオードを通ら
ず整流されるため、ダイオードの順方向電圧VF
による波形歪がなく、また一方の出力が得られて
いる時は他方が常にアース電位となるため直流オ
フセツト電圧が発生せず、正と負の出力のアンバ
ランスのない整流出力が得られる利点があり、正
確な出力電圧を必要とする電源装置等に利用し得
る。
イオードをブリツジ接続し、ダイオードの（＋）
極同士の接続点に正電圧を、またダイオードの
（−）極同士の接続点に上記正電圧と絶対値の等
しい負電圧を印加する如くなし、他の２つの接続
点の一方を接地し、他方を被整流信号入力端子と
し、該被整流信号入力端子に接続した２つのダイ
オードと被整流信号入力端子との間に抵抗をそれ
ぞれ直列に接続すると共に該ダイオードと抵抗と
の接続点より正及び負の整流出力を取り出すよう
にしたので、被整流入力信号がダイオードを通ら
ず整流されるため、ダイオードの順方向電圧VF
による波形歪がなく、また一方の出力が得られて
いる時は他方が常にアース電位となるため直流オ
フセツト電圧が発生せず、正と負の出力のアンバ
ランスのない整流出力が得られる利点があり、正
確な出力電圧を必要とする電源装置等に利用し得
る。
図面は本考案の説明に供するもので、第１図は
従来の整流回路の回路図、第２図ａ，ｂ，ｃ，
ｄ，ｅは第１図の回路の入力波形及び出力波形の
説明図、第３図は本考案の整流回路の基本構成を
示す回路図、第４図ａ，ｂ，ｃは第３図の回路に
おける入力波形と出力波形の説明図、第５図は本
考案の一実施例を示す回路図、第６図は本考案の
他の実施例を示す回路図である。 Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４……ダイオー
ド、Ｒ１，Ｒ２，Ｒ３，Ｒ４……抵抗、１１……
入力端子、１２，１３……出力端子、１４，１５
……電源端子、１６……接地端子、１７，１８，
１９，２０，２１，２２……接続点。
従来の整流回路の回路図、第２図ａ，ｂ，ｃ，
ｄ，ｅは第１図の回路の入力波形及び出力波形の
説明図、第３図は本考案の整流回路の基本構成を
示す回路図、第４図ａ，ｂ，ｃは第３図の回路に
おける入力波形と出力波形の説明図、第５図は本
考案の一実施例を示す回路図、第６図は本考案の
他の実施例を示す回路図である。 Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４……ダイオー
ド、Ｒ１，Ｒ２，Ｒ３，Ｒ４……抵抗、１１……
入力端子、１２，１３……出力端子、１４，１５
……電源端子、１６……接地端子、１７，１８，
１９，２０，２１，２２……接続点。
Claims (1)
- 複数のダイオードをブリツジ接続し、ダイオー
ドの（＋）極同士の接続点に正電圧を、またダイ
オードの（−）極同士の接続点に上記正電圧と絶
対値の等しい負電圧を印加する如くなし、他の２
つの接続点の一方を接地し、他方を被整流信号入
力端子とし、該被整流信号入力端子に接続した２
つのダイオードと被整流信号入力端子との間に抵
抗をそれぞれ直列に接続すると共に該ダイオード
と抵抗との接続点より正及び負の整流出力を取り
出すようにしたことを特徴とする整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13607581U JPS5841090U (ja) | 1981-09-12 | 1981-09-12 | 整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13607581U JPS5841090U (ja) | 1981-09-12 | 1981-09-12 | 整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5841090U JPS5841090U (ja) | 1983-03-18 |
| JPS6338716Y2 true JPS6338716Y2 (ja) | 1988-10-12 |
Family
ID=29929417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13607581U Granted JPS5841090U (ja) | 1981-09-12 | 1981-09-12 | 整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5841090U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5224647B2 (ja) * | 2006-02-16 | 2013-07-03 | 日本インバータ株式会社 | インバータ制御装置 |
-
1981
- 1981-09-12 JP JP13607581U patent/JPS5841090U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5841090U (ja) | 1983-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4980812A (en) | Uninterrupted power supply system having improved power factor correction circuit | |
| US5572416A (en) | Isolated input current sense means for high power factor rectifier | |
| JPS6017170B2 (ja) | チヨツパ増幅器の復調回路 | |
| JPS6358484B2 (ja) | ||
| JPS6338716Y2 (ja) | ||
| JPS6359197B2 (ja) | ||
| JPS5937916Y2 (ja) | 容量式変位変換器 | |
| JPS6031436Y2 (ja) | 交流モ−タの制御回路 | |
| JPH0120648Y2 (ja) | ||
| JPH0453159Y2 (ja) | ||
| JPS6130467Y2 (ja) | ||
| JPS6133373B2 (ja) | ||
| JPS6219938Y2 (ja) | ||
| JPH0336093Y2 (ja) | ||
| JPH0116391Y2 (ja) | ||
| JPH0246111Y2 (ja) | ||
| SU1536473A1 (ru) | Блок формировани модул | |
| JPS5932216Y2 (ja) | 直流高電圧発生装置 | |
| JPH019270Y2 (ja) | ||
| JPH0221239B2 (ja) | ||
| JPS6058402B2 (ja) | サ−ボ記録計 | |
| JPH0234607Y2 (ja) | ||
| JPS5848614Y2 (ja) | 湿度検出回路 | |
| JPS58138121A (ja) | 波形整形回路 | |
| JP2539253B2 (ja) | 交流電源装置 |