JPS6334932Y2 - - Google Patents
Info
- Publication number
- JPS6334932Y2 JPS6334932Y2 JP16171087U JP16171087U JPS6334932Y2 JP S6334932 Y2 JPS6334932 Y2 JP S6334932Y2 JP 16171087 U JP16171087 U JP 16171087U JP 16171087 U JP16171087 U JP 16171087U JP S6334932 Y2 JPS6334932 Y2 JP S6334932Y2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- character
- printing
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003550 marker Substances 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Dot-Matrix Printers And Others (AREA)
Description
【考案の詳細な説明】
本考案は上位装置からけい線を普通文字と同じ
文字パターンデータで送り文字間スペースに亘る
けい線を印字できるようにした印字装置に関する
ものである。
文字パターンデータで送り文字間スペースに亘る
けい線を印字できるようにした印字装置に関する
ものである。
従来、文字パターンの印字方式としては、上位
装置において中央処理装置(CPU)の制御によ
り文字発生器(CG)からたとえば32ビツト×32
ビツトの文字パターンデータを印字メモリに転送
して記憶させ、印字装置で逐次このメモリを読出
して印字が行なわれる。この場合CGには印字さ
れる文字パターン分の領域しか記憶されず、文字
間スペースの分は含まれていない。
装置において中央処理装置(CPU)の制御によ
り文字発生器(CG)からたとえば32ビツト×32
ビツトの文字パターンデータを印字メモリに転送
して記憶させ、印字装置で逐次このメモリを読出
して印字が行なわれる。この場合CGには印字さ
れる文字パターン分の領域しか記憶されず、文字
間スペースの分は含まれていない。
これはメモリ容量を軽減するためであり、もし
文字間スペースの分を含めるとメモリ容量は約3
割増となる。従つて、けい線印字のような文字間
スペースに亘る印字を行ないたい場合に普通文字
パターンと同じ扱いで送ることはできない。そこ
で従来はけい線パターン発生回路は印字装置側に
別に設けておき、上位装置側からは文字およびけ
い線のコード信号とCGからの文字パターンデー
タを印字装置に転送し、コード信号をデコードす
るとともに、文字パターンデータを印字メモリに
記憶させておく。
文字間スペースの分を含めるとメモリ容量は約3
割増となる。従つて、けい線印字のような文字間
スペースに亘る印字を行ないたい場合に普通文字
パターンと同じ扱いで送ることはできない。そこ
で従来はけい線パターン発生回路は印字装置側に
別に設けておき、上位装置側からは文字およびけ
い線のコード信号とCGからの文字パターンデー
タを印字装置に転送し、コード信号をデコードす
るとともに、文字パターンデータを印字メモリに
記憶させておく。
コード信号を検出した結果、文字の場合には
CGからの文字パターンデータを読出して印字し、
けい線の場合にはデコードした信号により印字装
置側のけい線パターン発生回路から対応するけい
線パターンデータを読出して印字する。
CGからの文字パターンデータを読出して印字し、
けい線の場合にはデコードした信号により印字装
置側のけい線パターン発生回路から対応するけい
線パターンデータを読出して印字する。
けい線パターンは文字パターンと異なり文字間
スペースに亘るものが得られる。
スペースに亘るものが得られる。
このように、文字パターンデータは上位装置
で、けい線パターンデータは印字装置側で発生す
ることにより、前述の上位装置のみで文字スペー
ス分を含めて両者を発生する場合に比べて総合の
メモリ容量が減少することは明らかであるが、装
置が2個所に分れることは必ずしも有利ではな
い。
で、けい線パターンデータは印字装置側で発生す
ることにより、前述の上位装置のみで文字スペー
ス分を含めて両者を発生する場合に比べて総合の
メモリ容量が減少することは明らかであるが、装
置が2個所に分れることは必ずしも有利ではな
い。
本考案の目的は上位装置からけい線を普通文字
と同じ文字パターンデータで送り、文字間スペー
スに亘るけい線を印字ししかもメモリ容量を減少
した印字装置を提供することである。
と同じ文字パターンデータで送り、文字間スペー
スに亘るけい線を印字ししかもメモリ容量を減少
した印字装置を提供することである。
前記目的を達成するため、本考案の印字装置
は、上位装置から送られる印字方向に対して1文
字あたり複数ビツトよりなる印字パターンを格納
する印字メモリと、前記上位装置から受信した信
号からけい線または普通文字パターンを示す識別
データを分離するデコード回路と、前記識別デー
タを格納するためのけい線レジスタとを具え、 前記上位装置からの印字パターンと当該印字パ
ターンを識別する識別データで構成した信号を受
信して、前記デコード回路で前記識別データを分
離して前記けい線レジスタに格納するとともに、
印字に際して上記けい線レジスタに格納された前
記識別データが普通文字を示す場合には上記印字
メモリに格納されたパターンをパターンデータと
して印字部へ出力し、前記識別データがけい線を
示す場合には、印字方向に対して読出される最初
の所定複数ビツトおよび最後の所定複数ビツトに
ついては2回繰返して読出し、それをパターンデ
ータとして印字部へ出力し、本来の文字間スペー
スにけい線印字を行なうことを特徴とするもので
ある。
は、上位装置から送られる印字方向に対して1文
字あたり複数ビツトよりなる印字パターンを格納
する印字メモリと、前記上位装置から受信した信
号からけい線または普通文字パターンを示す識別
データを分離するデコード回路と、前記識別デー
タを格納するためのけい線レジスタとを具え、 前記上位装置からの印字パターンと当該印字パ
ターンを識別する識別データで構成した信号を受
信して、前記デコード回路で前記識別データを分
離して前記けい線レジスタに格納するとともに、
印字に際して上記けい線レジスタに格納された前
記識別データが普通文字を示す場合には上記印字
メモリに格納されたパターンをパターンデータと
して印字部へ出力し、前記識別データがけい線を
示す場合には、印字方向に対して読出される最初
の所定複数ビツトおよび最後の所定複数ビツトに
ついては2回繰返して読出し、それをパターンデ
ータとして印字部へ出力し、本来の文字間スペー
スにけい線印字を行なうことを特徴とするもので
ある。
以下本考案を実施例につき詳述する。
第1図a,b、第2図a,b、第3図a〜cは
本考案の各段階の機能説明図である。
本考案の各段階の機能説明図である。
第1図aは上位装置の文字発生器(CG)から
文字パターンデータ1とけい線パターンデータ2
を同じ形式たとえば32ビツト×32ビツトで出力し
文字とけい線を区別するコード信号とともに、印
字装置に転送し、コード信号をデコードして同図
bのレジスタ3に格納する。いま簡単のため文字
に“0”、けい線に“1”を与えて区別する。
文字パターンデータ1とけい線パターンデータ2
を同じ形式たとえば32ビツト×32ビツトで出力し
文字とけい線を区別するコード信号とともに、印
字装置に転送し、コード信号をデコードして同図
bのレジスタ3に格納する。いま簡単のため文字
に“0”、けい線に“1”を与えて区別する。
そして1行分のレジスタ3に対応する文字、け
い線パターンデータを印字メモリに格納してお
く。
い線パターンデータを印字メモリに格納してお
く。
次に第2図a,bおよび第3図a〜cの印字メ
モリの読出し段階に入る。
モリの読出し段階に入る。
第2図a,bは文字印字の読出し手順を示し、
これは従来と同様である。すなわち印字メモリに
書込まれているパターンデータ1を各文字毎にレ
ジスタの順序に従いアドレス操作により読出す。
これは従来と同様である。すなわち印字メモリに
書込まれているパターンデータ1を各文字毎にレ
ジスタの順序に従いアドレス操作により読出す。
この場合はたとえば32ビツトの文字パターンに
対し文字スペースを8ビツトとすれば、同図aに
示すように、1文字領域は32ビツトの前後4ビツ
トずつの40ビツトである。そこで、同図bに示す
ように、読出し開始後4ポジシヨン無視した後文
字の32ポジシヨンを読出し、終了後さらに4ポジ
シヨン無視すれば適正な間隔で印字が行なわれ
る。
対し文字スペースを8ビツトとすれば、同図aに
示すように、1文字領域は32ビツトの前後4ビツ
トずつの40ビツトである。そこで、同図bに示す
ように、読出し開始後4ポジシヨン無視した後文
字の32ポジシヨンを読出し、終了後さらに4ポジ
シヨン無視すれば適正な間隔で印字が行なわれ
る。
これに対し、第3図a〜cはけい線印字の読出
し手順を示し、これが本考案の要部である。文字
と同様に読出したのでは文字スペースを含んだ1
文字領域に亘るけい線を印字することができな
い。そこで、同図a,bに示すように、印字メモ
リに書込まれているけい線パターンデータ2のう
ち前部の4ポジシヨンに相当する領域11を2
回、後部の4ポジシヨンに相当する領域12を2
回読出す。具体的には、パターンデータ領域2の
先端から領域11に属する4ポジシヨンを読出
し、次に元の先頭に戻り領域2の32ポジシヨンを
読出し後端に達し、次に領域12に属する4ポジ
シヨン戻つて再び4ポジシヨン読出し後端に達す
る。このようにして同図cに示す40ビツト幅、す
なわち文字間スペースの半幅11′,12′を含ん
だけい線パターンデータ13を読出し印字を行な
うことが可能となる。
し手順を示し、これが本考案の要部である。文字
と同様に読出したのでは文字スペースを含んだ1
文字領域に亘るけい線を印字することができな
い。そこで、同図a,bに示すように、印字メモ
リに書込まれているけい線パターンデータ2のう
ち前部の4ポジシヨンに相当する領域11を2
回、後部の4ポジシヨンに相当する領域12を2
回読出す。具体的には、パターンデータ領域2の
先端から領域11に属する4ポジシヨンを読出
し、次に元の先頭に戻り領域2の32ポジシヨンを
読出し後端に達し、次に領域12に属する4ポジ
シヨン戻つて再び4ポジシヨン読出し後端に達す
る。このようにして同図cに示す40ビツト幅、す
なわち文字間スペースの半幅11′,12′を含ん
だけい線パターンデータ13を読出し印字を行な
うことが可能となる。
この場合のけい線パターンの条件としては、パ
ターンの両側を文字間スペースの半分だけ折返し
て展開してもパターンの両側が延長されるだけで
形状変化がないことが必要である。従つて傾斜の
ついたパターンや文字等は適用できない。第4図
a〜gは本考案に適用できるようなけい線パター
ン例を示したものである。
ターンの両側を文字間スペースの半分だけ折返し
て展開してもパターンの両側が延長されるだけで
形状変化がないことが必要である。従つて傾斜の
ついたパターンや文字等は適用できない。第4図
a〜gは本考案に適用できるようなけい線パター
ン例を示したものである。
第5図は本考案の装置を実現するための実施例
説明図である。
説明図である。
同図において、上位装置の文字発生器(CG)
22からCPU21の制御により文字パターンデ
ータとけい線パターンデータを前述のように32ビ
ツト×32ビツトの同形式のパターンデータとして
文字、けい線コード信号とともに印字装置を転送
する。印字装置では印字部29をメカ制御する制
御回路26からのステイタス信号により印字部2
9が駆動可能ならば結合回路23は結合され、コ
ード信号はデコード回路24でデコードされ、文
字とけい線を区別するデータ制御信号が制御回路
26内の1行分のけい線レジスタ27に送られ
る。該レジスタ27は第1図のように、文字なら
ば“0”、けい線ならば“1”が格納され、レジ
スタ27の順序に従うアドレス制御信号をアドレ
ス回路28に送り、アドレスを指定して印字メモ
リ25に送り、リード/ライト信号をライトと
し、前述のデコード回路24を通したパターンデ
ータを印字メモリ(RAM)25に書込む。
22からCPU21の制御により文字パターンデ
ータとけい線パターンデータを前述のように32ビ
ツト×32ビツトの同形式のパターンデータとして
文字、けい線コード信号とともに印字装置を転送
する。印字装置では印字部29をメカ制御する制
御回路26からのステイタス信号により印字部2
9が駆動可能ならば結合回路23は結合され、コ
ード信号はデコード回路24でデコードされ、文
字とけい線を区別するデータ制御信号が制御回路
26内の1行分のけい線レジスタ27に送られ
る。該レジスタ27は第1図のように、文字なら
ば“0”、けい線ならば“1”が格納され、レジ
スタ27の順序に従うアドレス制御信号をアドレ
ス回路28に送り、アドレスを指定して印字メモ
リ25に送り、リード/ライト信号をライトと
し、前述のデコード回路24を通したパターンデ
ータを印字メモリ(RAM)25に書込む。
次に、印字メモリ25に書込まれた文字、けい
線を読出し印字するには、リードライト信号をリ
ードとし、アドレス回路28において、けい線レ
ジスタ27の順序によるアドレス制御信号が文字
であれば第2図a,bのアドレスが指定され、け
い線であれば第3図a〜cの制御が行なわれ、そ
のアドレスが指定される。このようにして文字の
場合には通常の文字パターンデータを、けい線の
場合には文字スペースに亘つて設けるけい線パタ
ーンデータを印字部29に送る。
線を読出し印字するには、リードライト信号をリ
ードとし、アドレス回路28において、けい線レ
ジスタ27の順序によるアドレス制御信号が文字
であれば第2図a,bのアドレスが指定され、け
い線であれば第3図a〜cの制御が行なわれ、そ
のアドレスが指定される。このようにして文字の
場合には通常の文字パターンデータを、けい線の
場合には文字スペースに亘つて設けるけい線パタ
ーンデータを印字部29に送る。
以上説明したように、本考案によれば、上位装
置からけい線を普通文字と同じ文字パターンデー
タで送り、けい線と普通文字のパターンデータを
区別しうるように印字メモリに記憶しておき、け
い線印字の場合には該メモリの対応するパターン
データの前部および後部領域で文字間スペースの
半幅をそれぞれ2回読出すようにしたものであ
る。これにより、文字間スペースに亘るけい線印
字を得ることができ、しかも印字装置側にけい線
パターン発生回路は不必要となるし、また上位装
置の文字発生器でけい線パターンは普通文字パタ
ーンと同等の扱いで記憶させることができるから
総合のメモリ容量が減少する。第4図a〜gに示
す本考案のけい線パターンにより殆ど全てのけい
線をカバーすることができる。
置からけい線を普通文字と同じ文字パターンデー
タで送り、けい線と普通文字のパターンデータを
区別しうるように印字メモリに記憶しておき、け
い線印字の場合には該メモリの対応するパターン
データの前部および後部領域で文字間スペースの
半幅をそれぞれ2回読出すようにしたものであ
る。これにより、文字間スペースに亘るけい線印
字を得ることができ、しかも印字装置側にけい線
パターン発生回路は不必要となるし、また上位装
置の文字発生器でけい線パターンは普通文字パタ
ーンと同等の扱いで記憶させることができるから
総合のメモリ容量が減少する。第4図a〜gに示
す本考案のけい線パターンにより殆ど全てのけい
線をカバーすることができる。
第1図a,b、第2図a,b、第3図a〜cは
本考案の各段階の機能説明図、第4図a〜gは本
考案の要部の適用例、第5図は本考案の装置を実
現するための実施例説明図であり、図中、1は文
字パターンデータ、2はけい線パターンデータ、
3はレジスタ、11,12は2回読出し領域、1
3は読出しけい線パターンデータ、21は中央処
理装置(CPU)、22は文字発生器(CG)、24
はデコード回路、25は印字メモリ(RAM)、
26は制御回路、27はけい線レジスタ、28は
アドレス回路、29は印字部を示す。
本考案の各段階の機能説明図、第4図a〜gは本
考案の要部の適用例、第5図は本考案の装置を実
現するための実施例説明図であり、図中、1は文
字パターンデータ、2はけい線パターンデータ、
3はレジスタ、11,12は2回読出し領域、1
3は読出しけい線パターンデータ、21は中央処
理装置(CPU)、22は文字発生器(CG)、24
はデコード回路、25は印字メモリ(RAM)、
26は制御回路、27はけい線レジスタ、28は
アドレス回路、29は印字部を示す。
Claims (1)
- 【実用新案登録請求の範囲】 上位装置から送られる印字方向に対して1文字
あたり複数ビツトよりなる印字パターンを格納す
る印字メモリと、前記上位装置から受信した信号
からけい線または普通文字パターンを示す識別デ
ータを分離するデコード回路と、前記識別データ
を格納するためのけい線レジスタとを具え、 前記上位装置からの印字パターンと当該印字パ
ターンを識別する識別データで構成した信号を受
信して、前記デコード回路で前記識別データを分
離して前記けい線レジスタに格納するとともに、
印字に際して上記けい線レジスタに格納された前
記識別データが普通文字を示す場合には上記印字
メモリに格納されたパターンをパターンデータと
して印字部へ出力し、前記識別データがけい線を
示す場合には、印字方向に対して読出される最初
の所定複数ビツトおよび最後の所定複数ビツトに
ついては2回繰返して読出し、それをパターンデ
ータとして印字部へ出力し、本来の文字間スペー
スにけい線印字を行なうことを特徴とする印字装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16171087U JPS6334932Y2 (ja) | 1987-10-22 | 1987-10-22 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16171087U JPS6334932Y2 (ja) | 1987-10-22 | 1987-10-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6380136U JPS6380136U (ja) | 1988-05-27 |
JPS6334932Y2 true JPS6334932Y2 (ja) | 1988-09-16 |
Family
ID=31088277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16171087U Expired JPS6334932Y2 (ja) | 1987-10-22 | 1987-10-22 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6334932Y2 (ja) |
-
1987
- 1987-10-22 JP JP16171087U patent/JPS6334932Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS6380136U (ja) | 1988-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63205257A (ja) | 印刷制御装置 | |
JPH02185475A (ja) | 印字装置 | |
JPS6334932Y2 (ja) | ||
JPS55147784A (en) | Ruled line print system | |
JPS62153895A (ja) | 文字配列方式 | |
JPS5856085A (ja) | 印字制御方式 | |
JPS6230052A (ja) | 印字パタ−ン記憶方法 | |
JPS59111861A (ja) | 印字制御方式 | |
JP2636312B2 (ja) | プリンタのインターフェイス装置 | |
JPH0698808B2 (ja) | データ出力装置 | |
JPS6158770A (ja) | 印字装置 | |
JP2916274B2 (ja) | プリンタ装置の拡張パターン処理方式 | |
JP3313987B2 (ja) | 印字制御方法 | |
JPS6316768B2 (ja) | ||
JPS5856192A (ja) | 印刷装置 | |
JPH0461782B2 (ja) | ||
JPS57100583A (en) | Control system for longitudinal/lateral pattern of character | |
JPS6111844A (ja) | 記録装置 | |
JPS629435B2 (ja) | ||
JPH0596811A (ja) | 印字方法 | |
JPH051491B2 (ja) | ||
JPS6447550A (en) | Control system of form overlay in laser printer | |
JPS6364086A (ja) | 出力装置 | |
JPS61265629A (ja) | 印字デ−タの記憶方式 | |
JPH01314175A (ja) | プリンタ |