JPS6334708B2 - - Google Patents
Info
- Publication number
- JPS6334708B2 JPS6334708B2 JP10419880A JP10419880A JPS6334708B2 JP S6334708 B2 JPS6334708 B2 JP S6334708B2 JP 10419880 A JP10419880 A JP 10419880A JP 10419880 A JP10419880 A JP 10419880A JP S6334708 B2 JPS6334708 B2 JP S6334708B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- battery
- block
- voltage
- potential system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 6
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910052744 lithium Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dc-Dc Converters (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
本発明は電子時計等の電子機器に用いられる半
導体集積回路に関し、特に電池に依つて駆動さ
れ、該電池の起電力を降圧あるいは昇圧すること
に依つて異なる電圧で駆動される半導体集積回路
に関する。
導体集積回路に関し、特に電池に依つて駆動さ
れ、該電池の起電力を降圧あるいは昇圧すること
に依つて異なる電圧で駆動される半導体集積回路
に関する。
一般に電子時計あるいは小型計算機等の電子機
器にはボタン型の銀電池あるいはリチウム電池等
が用いられるが、例えば液晶表示電子時計に於い
ては液晶を駆動するための3.0Vの電圧と、比較
的高い周波数で動作する回路部分を駆動する
1.5Vの電圧とが用いられており、銀電池を使用
する場合には昇圧して3.0Vを得、リチウム電池
を使用する場合には降圧して1.5Vを得ていた。
しかし時計としての機能が全く同じであり、使用
する電池が異なる製品を作る場合には各々専用の
半導体集積回路を別個に製造しなければならない
欠点があつた。
器にはボタン型の銀電池あるいはリチウム電池等
が用いられるが、例えば液晶表示電子時計に於い
ては液晶を駆動するための3.0Vの電圧と、比較
的高い周波数で動作する回路部分を駆動する
1.5Vの電圧とが用いられており、銀電池を使用
する場合には昇圧して3.0Vを得、リチウム電池
を使用する場合には降圧して1.5Vを得ていた。
しかし時計としての機能が全く同じであり、使用
する電池が異なる製品を作る場合には各々専用の
半導体集積回路を別個に製造しなければならない
欠点があつた。
本発明は上述した点に鑑みて為されたものであ
り、端子の接続を変えるだけで銀電池及びリチウ
ム電池にも使用できる半導体集積回路を提供する
ものである。以下図面を参照して本発明を詳述す
る。
り、端子の接続を変えるだけで銀電池及びリチウ
ム電池にも使用できる半導体集積回路を提供する
ものである。以下図面を参照して本発明を詳述す
る。
第１図は本発明の実施例を示すブロツク図であ
り、１は低電圧系で駆動される第１のブロツク、
２は高電圧系で駆動される第２のブロツク、３は
電圧発生回路であり、電子時計のブロツク図を示
す。
り、１は低電圧系で駆動される第１のブロツク、
２は高電圧系で駆動される第２のブロツク、３は
電圧発生回路であり、電子時計のブロツク図を示
す。
第１のブロツク１は基準周波数を発生する発振
回路４と基準周波数を分周して１Hzの信号を得る
分周回路５とが含まれ、各々発振回路４及び分周
回路５には電圧VDDと低電圧系の電圧VSS1が印加
される。第２のブロツク２は１Hzの信号を計数し
て時刻、曜日等を得る計時回路６と計時回路６の
内容をデジタル表示する液晶表示装置７を含み、
各々には電圧VDDと高電圧系の電圧VSS2が印加さ
れている。更に電圧VSS1とVSS2は電圧発生回路３
に接続され、また電圧VSS1は第１の端子８、電圧
VSS2は第２の端子９に接続されている。この第１
の端子８及び第２の端子９は半導体集積回路のチ
ツプ上に設けられたパツドである。
回路４と基準周波数を分周して１Hzの信号を得る
分周回路５とが含まれ、各々発振回路４及び分周
回路５には電圧VDDと低電圧系の電圧VSS1が印加
される。第２のブロツク２は１Hzの信号を計数し
て時刻、曜日等を得る計時回路６と計時回路６の
内容をデジタル表示する液晶表示装置７を含み、
各々には電圧VDDと高電圧系の電圧VSS2が印加さ
れている。更に電圧VSS1とVSS2は電圧発生回路３
に接続され、また電圧VSS1は第１の端子８、電圧
VSS2は第２の端子９に接続されている。この第１
の端子８及び第２の端子９は半導体集積回路のチ
ツプ上に設けられたパツドである。
電圧発生回路３は第２図に示す様なスイツチン
グトランジスタT1〜T4と、第１のコンデンサで
あるC1と、第２のコンデンサであるC2とから成
り、スイツチングトランジスタT1〜T4の動作に
よつて、コンデンサC1とC2の接続を切換えるも
のであり、第２図の如くコンデンサC2をVDDと
VSS2との間に、また電池をVDDとVSS1の間に接続
すれば昇圧回路となり、VSS2にはVSS1の２倍の電
圧が発生する。一方コンデンサC2をVDDとVSS1と
の間、電池をVDDとVSS2との間に接続すればVSS1
にはVSS2の半分の電圧が生じ降圧回路として動作
する。このコンデンサC1，C2は同一容量を有し、
半導体集積回路の外付として接続される。従つて
コンデンサC2の接続を変えるだけで電圧発生回
路３は昇圧動作あるいは降圧動作を行なうのであ
る。
グトランジスタT1〜T4と、第１のコンデンサで
あるC1と、第２のコンデンサであるC2とから成
り、スイツチングトランジスタT1〜T4の動作に
よつて、コンデンサC1とC2の接続を切換えるも
のであり、第２図の如くコンデンサC2をVDDと
VSS2との間に、また電池をVDDとVSS1の間に接続
すれば昇圧回路となり、VSS2にはVSS1の２倍の電
圧が発生する。一方コンデンサC2をVDDとVSS1と
の間、電池をVDDとVSS2との間に接続すればVSS1
にはVSS2の半分の電圧が生じ降圧回路として動作
する。このコンデンサC1，C2は同一容量を有し、
半導体集積回路の外付として接続される。従つて
コンデンサC2の接続を変えるだけで電圧発生回
路３は昇圧動作あるいは降圧動作を行なうのであ
る。
一方第１図に於いて、電池１０の電極は一方の
電極が第３の端子１１に接続され、他方の端子は
VDDの接続された端子１２に接続される。ここで
使用する電池１０の起電力が1.5Vである場合に
は第１の端子８と第３の端子１１とを接続（実線
で示す）し、また電圧発生回路３は昇圧動作とな
る様コンデンサC2を接続することに依つて第２
のブロツク２には3.0Vの電圧が印加される。ま
た電池１０の起電力が3.0Vの場合には第２の端
子９と第３の端子１１とを接続（破線で示す）
し、電圧発生回路３のコンデンサC2を降圧動作
する様接続することに依つて第１のブロツク１に
は1.5Vの電圧が印加されるのである。
電極が第３の端子１１に接続され、他方の端子は
VDDの接続された端子１２に接続される。ここで
使用する電池１０の起電力が1.5Vである場合に
は第１の端子８と第３の端子１１とを接続（実線
で示す）し、また電圧発生回路３は昇圧動作とな
る様コンデンサC2を接続することに依つて第２
のブロツク２には3.0Vの電圧が印加される。ま
た電池１０の起電力が3.0Vの場合には第２の端
子９と第３の端子１１とを接続（破線で示す）
し、電圧発生回路３のコンデンサC2を降圧動作
する様接続することに依つて第１のブロツク１に
は1.5Vの電圧が印加されるのである。
また、上記した第１の端子８あるいは第２の端
子９と第３の端子１１との接続は、半導体集積回
路のバツドをボンデイングワイヤで接続すること
によつて行なうことができ、これにより、第３の
端子１１に接続される電池１０の起電力に応じて
昇圧動作あるいは降圧動作を行う半導体集積回路
が作成される。
子９と第３の端子１１との接続は、半導体集積回
路のバツドをボンデイングワイヤで接続すること
によつて行なうことができ、これにより、第３の
端子１１に接続される電池１０の起電力に応じて
昇圧動作あるいは降圧動作を行う半導体集積回路
が作成される。
第３図は、第１図に示された電子時計に用いら
れるスイツチSWの接続方法を示す回路図であ
る。スイツチSWは、表示の切替えや時刻の修正
等を行うものであり、スイツチSWの操作によつ
て発生するスイツチ信号は計時回路６に導入され
る。通常、スイツチSWの接点が接続される半導
体集積回路の端子は、スイツチSWが閉成されな
い状態で所定の電位に固定するためのプルダウン
抵抗あるいはプルアツプ抵抗が接続される。そこ
で、第３図の如く、抵抗ＲとスイツチSWは、電
池１０が接続される第３の端子１１と電源VDDと
の間に直列接続され、スイツチSWと抵抗Ｒの接
続点はインバータ１３の入力に接続される。この
ように接続することにより、使用する電池１０の
起電力に応じて第３の端子１１と第１の端子８あ
るいは第２の端子９のどちらを接続することにな
つても、電圧発生回路３によつて昇圧あるいは降
圧された電圧から抵抗Ｒ及びスイツチSWを介し
て電流が流れることはなく、電圧発生回路３のコ
ンデンサC1及びC2の放電がなくなる。従つて、
電圧発生回路３の昇圧動作あるいは降圧動作によ
つて発生した電圧が、スイツチSWの閉成時に変
動することが防止できる。また、インバータ１３
は、電源にVDD及びVSS1を使用するため、第３の
端子１１が第１の端子８あるいは第２の端子９の
いずれと接続された場合でも、インバータ１３の
出力は、電圧VDD−VSS1の振幅を有する信号とな
る。従つて、インバータ１３の出力をレベルシフ
トして計時回路６に印加すれば、電池１０の起電
力が異なるものでも一定の振幅のスイツチ信号が
得られる。
れるスイツチSWの接続方法を示す回路図であ
る。スイツチSWは、表示の切替えや時刻の修正
等を行うものであり、スイツチSWの操作によつ
て発生するスイツチ信号は計時回路６に導入され
る。通常、スイツチSWの接点が接続される半導
体集積回路の端子は、スイツチSWが閉成されな
い状態で所定の電位に固定するためのプルダウン
抵抗あるいはプルアツプ抵抗が接続される。そこ
で、第３図の如く、抵抗ＲとスイツチSWは、電
池１０が接続される第３の端子１１と電源VDDと
の間に直列接続され、スイツチSWと抵抗Ｒの接
続点はインバータ１３の入力に接続される。この
ように接続することにより、使用する電池１０の
起電力に応じて第３の端子１１と第１の端子８あ
るいは第２の端子９のどちらを接続することにな
つても、電圧発生回路３によつて昇圧あるいは降
圧された電圧から抵抗Ｒ及びスイツチSWを介し
て電流が流れることはなく、電圧発生回路３のコ
ンデンサC1及びC2の放電がなくなる。従つて、
電圧発生回路３の昇圧動作あるいは降圧動作によ
つて発生した電圧が、スイツチSWの閉成時に変
動することが防止できる。また、インバータ１３
は、電源にVDD及びVSS1を使用するため、第３の
端子１１が第１の端子８あるいは第２の端子９の
いずれと接続された場合でも、インバータ１３の
出力は、電圧VDD−VSS1の振幅を有する信号とな
る。従つて、インバータ１３の出力をレベルシフ
トして計時回路６に印加すれば、電池１０の起電
力が異なるものでも一定の振幅のスイツチ信号が
得られる。
上述の如く本発明に依ればボンデングに依つて
端子の接続を変えることに依つて同一半導体集積
回路を銀電池及びリチウム電池の両方に使用でき
るものであり、半導体集積回路の共通化が実現で
きるものである。
端子の接続を変えることに依つて同一半導体集積
回路を銀電池及びリチウム電池の両方に使用でき
るものであり、半導体集積回路の共通化が実現で
きるものである。
第１図は本発明の実施例を示すブロツク図、第
２図は第１図に示された電圧発生回路の回路図、
第３図はスイツチの接続を示す回路図である。 １……第１のブロツク、２……第２のブロツ
ク、３……電圧発生回路、８……第１の端子、９
……第２の端子、１１……第３の端子、１０……
電池。
２図は第１図に示された電圧発生回路の回路図、
第３図はスイツチの接続を示す回路図である。 １……第１のブロツク、２……第２のブロツ
ク、３……電圧発生回路、８……第１の端子、９
……第２の端子、１１……第３の端子、１０……
電池。
Claims (1)
- 【特許請求の範囲】 １ 低電位系で駆動される第１のブロツクと、高
電位系で駆動される第２のブロツクと、前記高電
位及び低電位を供給する電源部を備えた半導体集
積回路に於いて、前記電源部は接続された電池の
起電力に応じて昇圧あるいは降圧動作を行うよう
に切換え接続される第１と第２のコンデンサを外
部に持つ電圧発生回路と、該電圧発生回路から取
り出され前記第１のブロツク及び第２のブロツク
に接続された前記低電位系及び高電位系に各々接
続される第１及び第２の端子と、前記電池の一方
の電極が接続される第３の端子とを備え、前記電
池の起電力に応じて前記第３の端子と第１あるい
は第２の端子の一方を選択的に接続すると共に他
方の端子に前記第２のコンデンサの一方の電極を
接続し、前記電池と前記第２のコンデンサの接続
位置を交換することによつて昇圧動作と降圧動作
が選択されることを特徴とする半導体集積回路。 ２ 低電位系で駆動される第１のブロツクと、高
電位系で駆動される第２のブロツクと、前記高電
位及び低電位を供給する電源部を備えた半導体集
積回路に於いて、前記電源部は接続された電池の
起電力に応じて昇圧あるいは降圧動作を行うよう
に切換え接続される第１と第２のコンデンサを外
部に持つ電圧発生回路と、該電圧発生回路から取
り出され前記第１のブロツク及び第２のブロツク
に接続された前記低電位系及び高電位系に各々接
続される第１及び第２の端子と、前記電池の一方
の電極が接続される第３の端子と、前記低電位系
で駆動され、スイツチ信号を発生するインバータ
とを備え、前記電池の起電力に応じて前記第３の
端子と第１あるいは第２の端子の一方を選択的に
接続し、他方の端子に前記第２のコンデンサの一
方の電極を接続すると共に、前記第３の端子と前
記電池の他方の電極が接続される端子の間にスイ
ツチ及び抵抗を直列接続し、該スイツチ及び抵抗
の接続点を前記インバータの入力に接続すること
を特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10419880A JPS5728343A (en) | 1980-07-28 | 1980-07-28 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10419880A JPS5728343A (en) | 1980-07-28 | 1980-07-28 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5728343A JPS5728343A (en) | 1982-02-16 |
| JPS6334708B2 true JPS6334708B2 (ja) | 1988-07-12 |
Family
ID=14374272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10419880A Granted JPS5728343A (en) | 1980-07-28 | 1980-07-28 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5728343A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH041017U (ja) * | 1990-04-20 | 1992-01-07 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145002U (ja) * | 1984-03-08 | 1985-09-26 | 太陽セメント工業株式会社 | コンクリ−トブロツク成型用金型のエンドライナ |
-
1980
- 1980-07-28 JP JP10419880A patent/JPS5728343A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH041017U (ja) * | 1990-04-20 | 1992-01-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5728343A (en) | 1982-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1060543A (en) | Boosting circuit | |
| US5126695A (en) | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator | |
| JPH05244766A (ja) | チャージポンプ回路 | |
| US4524333A (en) | Phase-locked loop using integrated switched filter | |
| GB2086156A (en) | Low power consumption electronic circuit | |
| US5493543A (en) | Capacitive charge pump driver circuit for piezoelectric alarm | |
| JPH0775330A (ja) | 半導体装置 | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| JPS6334708B2 (ja) | ||
| US4352169A (en) | Electronic timepiece | |
| US4485432A (en) | Electronic voltage drop circuit | |
| JP3529909B2 (ja) | 電源回路装置及びこの電源回路装置を内蔵したマイクロプロセッサ | |
| EP0032020B1 (en) | Integrated circuit for a timepiece | |
| US4516120A (en) | Display device | |
| JPH11299227A (ja) | チャージポンプ回路 | |
| JPS60804B2 (ja) | 電子時計 | |
| JP3171963B2 (ja) | 半導体集積回路 | |
| JPS6150266B2 (ja) | ||
| US4175375A (en) | Electronic watch having improved level setting circuit | |
| KR19990024891A (ko) | 파워 업 회로 | |
| JPS6238671B2 (ja) | ||
| JPH0414355B2 (ja) | ||
| JPH0279603A (ja) | 発振回路 | |
| JPS5844247B2 (ja) | 半導体装置 |