JPH0414355B2 - - Google Patents
Info
- Publication number
- JPH0414355B2 JPH0414355B2 JP57202802A JP20280282A JPH0414355B2 JP H0414355 B2 JPH0414355 B2 JP H0414355B2 JP 57202802 A JP57202802 A JP 57202802A JP 20280282 A JP20280282 A JP 20280282A JP H0414355 B2 JPH0414355 B2 JP H0414355B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- drive voltage
- capacitors
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Television Receiver Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、液晶をダイナミツク駆動するような
場合に用いることのできる半導体化した駆動電圧
発生装置に関する。
場合に用いることのできる半導体化した駆動電圧
発生装置に関する。
従来例の構成とその問題点
一般に、液晶をダイナミツク駆動する場合には
液晶のコモン電極端子に第１図に示すようなハイ
レベルとロウレベルと中間レベルとをもつ駆動電
圧を加える必要がある。この中間レベルを与える
のに、従来のこの種の駆動電圧発生装置では、例
えば第２図に示す様に、半導体装置で作成した駆
動電圧発生回路１にハイレベル電源（VDD）入力
端子２と、ロウレベル電源（VSS）入力端子３と、
さらに中間電圧電源（VMM）入力端子４とを設け
ていた。５は駆動電圧（VCOM）の出力端子であ
る。しかし、このような従来の装置によると、中
間電圧VMMをつくる回路を半導体装置で作成した
駆動電圧発生回路１の外部に設けなければなら
ず、半導体装置と外付回路を含む半導体システム
回路装置の素子数が増加するのみならず、半導体
装置自体に端子を１ピン余分に設けなければなら
なかつた。
液晶のコモン電極端子に第１図に示すようなハイ
レベルとロウレベルと中間レベルとをもつ駆動電
圧を加える必要がある。この中間レベルを与える
のに、従来のこの種の駆動電圧発生装置では、例
えば第２図に示す様に、半導体装置で作成した駆
動電圧発生回路１にハイレベル電源（VDD）入力
端子２と、ロウレベル電源（VSS）入力端子３と、
さらに中間電圧電源（VMM）入力端子４とを設け
ていた。５は駆動電圧（VCOM）の出力端子であ
る。しかし、このような従来の装置によると、中
間電圧VMMをつくる回路を半導体装置で作成した
駆動電圧発生回路１の外部に設けなければなら
ず、半導体装置と外付回路を含む半導体システム
回路装置の素子数が増加するのみならず、半導体
装置自体に端子を１ピン余分に設けなければなら
なかつた。
また、例えば第３図に示す様に、別個にスイツ
チング回路６とその外付コンデンサ接続端子７，
８およびコンデンサ９，１０を設け、スイツチン
グ回路６と分圧用外付コンデンサ９，１０により
中間電圧VMMを作成して駆動電圧発生回路１に与
える方式の装置もある。このスイツチング回路６
は、たとえば第４図に示す様な回路構成になされ
ており、外付コンデンサ９，１０は同容量（CE1，
CE2）のものが用いられている。
チング回路６とその外付コンデンサ接続端子７，
８およびコンデンサ９，１０を設け、スイツチン
グ回路６と分圧用外付コンデンサ９，１０により
中間電圧VMMを作成して駆動電圧発生回路１に与
える方式の装置もある。このスイツチング回路６
は、たとえば第４図に示す様な回路構成になされ
ており、外付コンデンサ９，１０は同容量（CE1，
CE2）のものが用いられている。
この回路において、基本クロツク信号CKがロ
ウレベルのときはトランジスタTr1とTr4がオン
し、トランジスタTr2とTr3はオフになるため、
電源電圧VDDとVSSの間に直列にコンデンサ９と
１０とが接続された形になり、コンデンサ９と１
０は同じ容量値であるから等しく分圧されて端子
４の電圧は中間電位である1/2（VDD＋VSS）とな
る。コンデンサ９，１０には等しく1/2（VDD−
VSS）の電圧がかかつているために等しい電荷が
貯えられ、駆動電圧発生回路１への電流はコンデ
ンサ１０により供給される。
ウレベルのときはトランジスタTr1とTr4がオン
し、トランジスタTr2とTr3はオフになるため、
電源電圧VDDとVSSの間に直列にコンデンサ９と
１０とが接続された形になり、コンデンサ９と１
０は同じ容量値であるから等しく分圧されて端子
４の電圧は中間電位である1/2（VDD＋VSS）とな
る。コンデンサ９，１０には等しく1/2（VDD−
VSS）の電圧がかかつているために等しい電荷が
貯えられ、駆動電圧発生回路１への電流はコンデ
ンサ１０により供給される。
次に基本クロツク信号CKがハイレベルに変わ
ると、トランジスタTr2，Tr3はオンし、トラン
ジスタTr1，Tr4がオフになるため1/2（VDD−
VSS）の電位差をもつたままコンデンサ９，１０
が端子４とVSSの電源端子３との間に並列に接続
された形となる。コンデンサ９は1/2（VDD−
VSS）の電位差をもつたままであるため、端子４
の電位は1/2（VDD＋VSS）に保たれ、また駆動電
圧発生回路１への電流は両コンデンサ９および１
０により供給される。以上をCE1，CE2の時定数を
考慮した周波数の基本クロツク信号CKにより繰
返せば、端子４は常に中間電圧に保たれ、駆動電
圧発生回路１の中間電圧端子４には、前記容量値
と、1/2（VDD−VSS）と、基本クロツク信号CK
の周波数の積である電流量が供給できる。
ると、トランジスタTr2，Tr3はオンし、トラン
ジスタTr1，Tr4がオフになるため1/2（VDD−
VSS）の電位差をもつたままコンデンサ９，１０
が端子４とVSSの電源端子３との間に並列に接続
された形となる。コンデンサ９は1/2（VDD−
VSS）の電位差をもつたままであるため、端子４
の電位は1/2（VDD＋VSS）に保たれ、また駆動電
圧発生回路１への電流は両コンデンサ９および１
０により供給される。以上をCE1，CE2の時定数を
考慮した周波数の基本クロツク信号CKにより繰
返せば、端子４は常に中間電圧に保たれ、駆動電
圧発生回路１の中間電圧端子４には、前記容量値
と、1/2（VDD−VSS）と、基本クロツク信号CK
の周波数の積である電流量が供給できる。
ここ、で、VSSを0V，VDDを5V，基本クロツク
信号CKの周波数を1KHz，容量値を1μFとする
と、電流値は2.5mAとなり、次段の駆動電圧発生
回路１へ供給する電流値としては50μA程度あれ
ばよいので、充分である。
信号CKの周波数を1KHz，容量値を1μFとする
と、電流値は2.5mAとなり、次段の駆動電圧発生
回路１へ供給する電流値としては50μA程度あれ
ばよいので、充分である。
以上のことから判るように、この種の装置では
中間電圧を形成するために分圧用外付コンデンサ
２個を余分に必要とするのみならず、外付コンデ
ンサの接続端子としてさらに端子を３個設けねば
ならない。
中間電圧を形成するために分圧用外付コンデンサ
２個を余分に必要とするのみならず、外付コンデ
ンサの接続端子としてさらに端子を３個設けねば
ならない。
第２図，第３図のいずれの装置の場合も、半導
体装置の端子数を増すことになり、また、このこ
とは半導体装置内でのリード線や、ソケツトある
いはプリント基板の接続端子数の増大等を招き、
半導体装置だけでなくこれを含む半導体システム
回路装置のコストの低減化に不都合なものであつ
た。
体装置の端子数を増すことになり、また、このこ
とは半導体装置内でのリード線や、ソケツトある
いはプリント基板の接続端子数の増大等を招き、
半導体装置だけでなくこれを含む半導体システム
回路装置のコストの低減化に不都合なものであつ
た。
発明の目的
本発明はかかる従来の不都合を排除し、内部に
スイツチング回路と、分圧用内部コンデンサと、
インピーダンス変換回路とを設けることにより、
別に外部回路や端子を設けることなく、駆動電圧
用の中間電圧を内部で作成して駆動電圧発生回路
に与えることのできる半導体化駆動電圧発生装置
を提供することを目的とするものである。
スイツチング回路と、分圧用内部コンデンサと、
インピーダンス変換回路とを設けることにより、
別に外部回路や端子を設けることなく、駆動電圧
用の中間電圧を内部で作成して駆動電圧発生回路
に与えることのできる半導体化駆動電圧発生装置
を提供することを目的とするものである。
発明の構成
本発明においては、電源電圧を中間電圧に分圧
するためのスイツチング回路および２個のコンデ
ンサと、その分圧出力をコンデンサから高インピ
ーダンスで取り出すインピーダンス変換器と、こ
のインピーダンス変換出力を用いて駆動電圧を形
成する駆動電圧発生回路とを１つの半導体装置内
に有している。これによれば、集積化可能な小容
量コンデンサで中間電圧を形成し、その電圧での
駆動が可能である。
するためのスイツチング回路および２個のコンデ
ンサと、その分圧出力をコンデンサから高インピ
ーダンスで取り出すインピーダンス変換器と、こ
のインピーダンス変換出力を用いて駆動電圧を形
成する駆動電圧発生回路とを１つの半導体装置内
に有している。これによれば、集積化可能な小容
量コンデンサで中間電圧を形成し、その電圧での
駆動が可能である。
実施例の説明
第５図に本発明の一実施例における液晶ダイナ
ミツク駆動用の半導体化駆動電圧発生装置のブロ
ツク図を示す。ここで、駆動電圧発生回路１、ハ
イレベル電源（VDD）入力端子２、ロウレベル電
源（VSS）入力端子３、駆動電圧（VCOM）出力端
子５、分圧用スイツチング回路６は従来と同様の
ものである。この装置では、分圧用のコンデンサ
１１，１２および高入力インピーダンスのインピ
ーダンス変換回路１３を、駆動電圧発生回路１、
スイツチング回路６とともに同一の半導体装置
（チツプ）内に作成する。スイツチング回路６と、
同一容量（CI1＝CI2）の分圧用内部コンデンサ１
１，１２により、中間電圧VMMを作成し、これを
インピーダンス変換回路１３により高インピーダ
ンスで取り出して駆動電圧発生回路１へ駆動電圧
作成用の中間電圧として与える。
ミツク駆動用の半導体化駆動電圧発生装置のブロ
ツク図を示す。ここで、駆動電圧発生回路１、ハ
イレベル電源（VDD）入力端子２、ロウレベル電
源（VSS）入力端子３、駆動電圧（VCOM）出力端
子５、分圧用スイツチング回路６は従来と同様の
ものである。この装置では、分圧用のコンデンサ
１１，１２および高入力インピーダンスのインピ
ーダンス変換回路１３を、駆動電圧発生回路１、
スイツチング回路６とともに同一の半導体装置
（チツプ）内に作成する。スイツチング回路６と、
同一容量（CI1＝CI2）の分圧用内部コンデンサ１
１，１２により、中間電圧VMMを作成し、これを
インピーダンス変換回路１３により高インピーダ
ンスで取り出して駆動電圧発生回路１へ駆動電圧
作成用の中間電圧として与える。
その詳細な回路例を第６図に示す。スイツチン
グ回路６の回路動作は従来例の第４図の場合と同
様であり、２つのコンデンサ１１，１２を直列に
してハイレベル電源端子２とロウレベル電源端子
３との間に接続するか、２つのコンデンサ１１，
１２を並列にしてその一端をロウレベル電源端子
３に接続するかを基本クロツク信号CKにより交
互に切換える。分圧用に内部に作成したコンデン
サ１１，１２の容量をCI1＝CI2として同一容量値
にしておき、基本クロツク信号CKをそのCI1，
CI2の時定数を考慮した周波数にしておけば、コ
ンデンサ１１，１２の両端には等しく分圧された
１／２（VDD−VSS）の電圧を発生するためコンデン
サ１１，１２の中間点には1/2（VDD＋VSS）＝VMM
の中間電圧が発生する。そこで、その中間電圧と
前記容量値と1/2（VDD−VSS）と前記周波数との
積である電流量が取り出せる。
グ回路６の回路動作は従来例の第４図の場合と同
様であり、２つのコンデンサ１１，１２を直列に
してハイレベル電源端子２とロウレベル電源端子
３との間に接続するか、２つのコンデンサ１１，
１２を並列にしてその一端をロウレベル電源端子
３に接続するかを基本クロツク信号CKにより交
互に切換える。分圧用に内部に作成したコンデン
サ１１，１２の容量をCI1＝CI2として同一容量値
にしておき、基本クロツク信号CKをそのCI1，
CI2の時定数を考慮した周波数にしておけば、コ
ンデンサ１１，１２の両端には等しく分圧された
１／２（VDD−VSS）の電圧を発生するためコンデン
サ１１，１２の中間点には1/2（VDD＋VSS）＝VMM
の中間電圧が発生する。そこで、その中間電圧と
前記容量値と1/2（VDD−VSS）と前記周波数との
積である電流量が取り出せる。
ところが、分圧用の内部コンデンサ１１，１２
は半導体装置の内部に作り込まれたものであるた
めにその容量値CI1，CI2には限界がある。一般
に、100μm×100μmの大きさの素子で5PF程度の
容量値しか得られないため、半導体装置内に作り
得る面積を考慮すると最大でも10PF位までであ
る。そこで、VSSを0V，VDDを5V，基本クロツク
信号CKの周波数を1KHzとすると、電流値は
25nAであり、極めて少なくなる。これでは、こ
の中間電圧を受ける駆動電圧発生回路１の入力イ
ンピーダンスが小さいと中間電圧が降圧してしま
う恐れがある。
は半導体装置の内部に作り込まれたものであるた
めにその容量値CI1，CI2には限界がある。一般
に、100μm×100μmの大きさの素子で5PF程度の
容量値しか得られないため、半導体装置内に作り
得る面積を考慮すると最大でも10PF位までであ
る。そこで、VSSを0V，VDDを5V，基本クロツク
信号CKの周波数を1KHzとすると、電流値は
25nAであり、極めて少なくなる。これでは、こ
の中間電圧を受ける駆動電圧発生回路１の入力イ
ンピーダンスが小さいと中間電圧が降圧してしま
う恐れがある。
そこで、本装置ではこの様な電圧降圧が生じな
いようにするために、分圧用のコンデンサ１１，
１２、駆動電圧発生回路１の中間電圧入力端子と
の間にオペレーシヨナルアンプ１４を用いた高入
力インピーダンス−低出力インピーダンスのイン
ピーダンス変換回路１３を挿入して、このインピ
ーダンス変換回路１３の出力端子１５より中間電
圧と電流とを取り出して駆動電圧発生回路１に供
給するようにして、1mAから数mA程度まで取り
出せるようにし中間電圧の降圧の恐れをなくして
いる。
いようにするために、分圧用のコンデンサ１１，
１２、駆動電圧発生回路１の中間電圧入力端子と
の間にオペレーシヨナルアンプ１４を用いた高入
力インピーダンス−低出力インピーダンスのイン
ピーダンス変換回路１３を挿入して、このインピ
ーダンス変換回路１３の出力端子１５より中間電
圧と電流とを取り出して駆動電圧発生回路１に供
給するようにして、1mAから数mA程度まで取り
出せるようにし中間電圧の降圧の恐れをなくして
いる。
これにより、駆動電圧発生回路１から正確な中
間電圧を有する駆動電圧を発生することができ、
しかも全ての回路を半導体装置内に組み込むこと
ができて回路の簡易化と端子数の削減を図ること
ができる。
間電圧を有する駆動電圧を発生することができ、
しかも全ての回路を半導体装置内に組み込むこと
ができて回路の簡易化と端子数の削減を図ること
ができる。
発明の効果
このように、本発明によれば、内部に分圧用ス
イツチング回路と分圧用内部コンデンサとインピ
ーダンス変換回路を設け、駆動電圧に必要な中間
電圧を内部のコンデンサで作成し高インピーダン
スで取り出して駆動電圧発生回路に与えるように
したので、別に外部に分圧回路や中間電圧電源端
子を設けたり、内部に分圧回路を設けても分圧用
外付コンデンサ接続端子を余分に設ける必要がな
いという利点があり、中間電圧を作成するための
回路を全て半導体装置の内部に含むことができて
端子数を減らすことができる。
イツチング回路と分圧用内部コンデンサとインピ
ーダンス変換回路を設け、駆動電圧に必要な中間
電圧を内部のコンデンサで作成し高インピーダン
スで取り出して駆動電圧発生回路に与えるように
したので、別に外部に分圧回路や中間電圧電源端
子を設けたり、内部に分圧回路を設けても分圧用
外付コンデンサ接続端子を余分に設ける必要がな
いという利点があり、中間電圧を作成するための
回路を全て半導体装置の内部に含むことができて
端子数を減らすことができる。
第１図は駆動電圧の一例を示す波形図、第２
図，第３図は従来例の駆動電圧発生装置を示すブ
ロツク図、第４図は第３図の一部分の具体回路
図、第５図は本発明の一実施例における駆動電圧
発生装置のブロツク図、第６図は第５図の一部分
の具体回路図である。 １……駆動電圧発生回路、２……ハイレベル電
源端子、３……ロウレベル電源端子、５……駆動
電圧出力端子、６……スイツチング回路、１１，
１２……分圧用の内部コンデンサ、１３……イン
ピーダンス変換回路。
図，第３図は従来例の駆動電圧発生装置を示すブ
ロツク図、第４図は第３図の一部分の具体回路
図、第５図は本発明の一実施例における駆動電圧
発生装置のブロツク図、第６図は第５図の一部分
の具体回路図である。 １……駆動電圧発生回路、２……ハイレベル電
源端子、３……ロウレベル電源端子、５……駆動
電圧出力端子、６……スイツチング回路、１１，
１２……分圧用の内部コンデンサ、１３……イン
ピーダンス変換回路。
Claims (1)
- １ ハイレベル電圧とロウレベル電圧と中間電圧
とを用いて液晶駆動用等の駆動電圧を発生する駆
動電圧発生回路と、約10pF以下の２個の分圧用
コンデンサと、上記２個のコンデンサを直列にし
てハイレベル電圧の電源端子とロウレベル電圧の
電源端子との間に接続するか上記２個のコンデン
サを並列にして一端を一方の電源端子に接続する
かを交互に切換えるスイツチング回路と、上記分
圧用コンデンサの中間点から中間電圧を高入力イ
ンピーダンスで取り出して上記駆動電圧発生回路
に供給するインピーダンス変換回路とを有し、上
記駆動電圧発生回路、分圧用コンデンサ、スイツ
チング回路およびインピーダンス変換回路が１つ
の半導体装置内に組み込まれている駆動電圧発生
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202802A JPS5991491A (ja) | 1982-11-17 | 1982-11-17 | 駆動電圧発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202802A JPS5991491A (ja) | 1982-11-17 | 1982-11-17 | 駆動電圧発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5991491A JPS5991491A (ja) | 1984-05-26 |
| JPH0414355B2 true JPH0414355B2 (ja) | 1992-03-12 |
Family
ID=16463433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57202802A Granted JPS5991491A (ja) | 1982-11-17 | 1982-11-17 | 駆動電圧発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5991491A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5271132A (en) * | 1975-12-10 | 1977-06-14 | Seiko Epson Corp | Passive display system electronic apparatus |
| JPS55101989A (en) * | 1979-01-30 | 1980-08-04 | Sharp Kk | Voltage generator circuit |
| JPS5644378A (en) * | 1979-09-17 | 1981-04-23 | Pioneer Electronic Corp | Dc voltage step-down circuit |
| JPS5717995A (en) * | 1980-07-08 | 1982-01-29 | Suwa Seikosha Kk | Liquid crystal driving power source circuit |
-
1982
- 1982-11-17 JP JP57202802A patent/JPS5991491A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5271132A (en) * | 1975-12-10 | 1977-06-14 | Seiko Epson Corp | Passive display system electronic apparatus |
| JPS55101989A (en) * | 1979-01-30 | 1980-08-04 | Sharp Kk | Voltage generator circuit |
| JPS5644378A (en) * | 1979-09-17 | 1981-04-23 | Pioneer Electronic Corp | Dc voltage step-down circuit |
| JPS5717995A (en) * | 1980-07-08 | 1982-01-29 | Suwa Seikosha Kk | Liquid crystal driving power source circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5991491A (ja) | 1984-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935644A (en) | Charge pump circuit having a boosted output signal | |
| US4186436A (en) | Booster circuit | |
| US5635776A (en) | Charge pump voltage converter | |
| JPS63290159A (ja) | 昇圧回路 | |
| JPH09312968A (ja) | チャージポンプ回路 | |
| KR20050008541A (ko) | 전원장치 | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| EP0434898B1 (en) | Semiconductor integrated circuit | |
| JPH0414355B2 (ja) | ||
| JPH11308856A (ja) | チャージポンプ回路装置 | |
| US4454431A (en) | Semiconductor circuit with a circuit part controlled by a substrate bias | |
| US4178520A (en) | Binary frequency divider stages | |
| JPS6334708B2 (ja) | ||
| JPH0695635B2 (ja) | レベルシフト回路 | |
| JPS5950225B2 (ja) | 半導体装置 | |
| JPH0619314Y2 (ja) | 降圧回路 | |
| KR100699818B1 (ko) | 전압 변환승압 회로 | |
| JPS6212491B2 (ja) | ||
| JPH04305894A (ja) | スタティックメモリセル | |
| JPS59216063A (ja) | ピ−ク・ホ−ルド回路 | |
| JPH10319055A (ja) | 電圧比較回路 | |
| JPS6125258B2 (ja) | ||
| JPS6286916A (ja) | 高電圧スイツチ回路 | |
| JPS62220027A (ja) | 半導体昇圧信号発生回路 | |
| JPH01246679A (ja) | 積分回路 |