JPS6333916A - Charge subtracting device - Google Patents
Charge subtracting deviceInfo
- Publication number
- JPS6333916A JPS6333916A JP17672386A JP17672386A JPS6333916A JP S6333916 A JPS6333916 A JP S6333916A JP 17672386 A JP17672386 A JP 17672386A JP 17672386 A JP17672386 A JP 17672386A JP S6333916 A JPS6333916 A JP S6333916A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- diffusion layer
- potential
- transfer channel
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 62
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体電荷転送装置により構成した電荷域′
H,装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a charge region constructed by a semiconductor charge transfer device.
H. Regarding equipment.
NTSC複合映像信号は、1水平周期(IH=63.5
μs)遅れた信号と遅延しない原信号を加算すると輝度
信号が得られ、減算すると色信号が得られる。The NTSC composite video signal has one horizontal period (IH=63.5
μs) Addition of the delayed signal and the undelayed original signal yields the luminance signal, and subtraction yields the chrominance signal.
本発明は、転送される信号電荷を電荷形式のままで他の
信号電荷との間で減算する減算装置に関するもので、例
えば上述のような用途に好適に使用し得るものである。The present invention relates to a subtraction device that subtracts transferred signal charges from other signal charges while maintaining the charge format, and can be suitably used, for example, in the above-mentioned applications.
半導体電荷転送装置において、電荷減算装置の従来例と
して、特公昭58−19166号公報に記載の如きもの
が知られている。In a semiconductor charge transfer device, as a conventional example of a charge subtraction device, the one described in Japanese Patent Publication No. 58-19166 is known.
上記従来技術は、転送信号電荷からゲート電極に印加し
た電圧に依存した量の電荷を減じることを可能にしたも
ので、2つの転送信号電荷間で行う減算については配慮
されていなかった。The above-mentioned conventional technology makes it possible to subtract an amount of charge depending on the voltage applied to the gate electrode from the transfer signal charge, but does not consider subtraction between two transfer signal charges.
本発明は、2つの転送信号電荷間で減算を可能にするこ
と、を解決すべき問題点としている。従って本発明の目
的は、成る転送電荷から他の転送電荷を減じることので
きる電荷転送装置による電荷減算装置を提供することに
ある。The problem to be solved by the present invention is to enable subtraction between two transfer signal charges. SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a charge subtraction device using a charge transfer device, which can subtract other transferred charges from the transferred charges.
第1の信号電荷を転送する第1の電荷転送チャンネルと
、該第1の電荷転送チャンネル上を転送されてくる前記
第1の信号電荷を検出する第1の拡散層と、第2の電荷
転送チャンネルと、該第2の電荷転送チャンネル上を転
送されてくる第2の信号電荷を検出する第2の拡散層と
、該第2の拡散層に結合された第3の電荷転送チャンネ
ルと、該第3の電荷転送チャンネル上で該第2の拡散層
に隣接して配置されたゲート電極と、前記第1の拡散層
と第2の拡散層の電位を比較する比較器とを具備し、該
比較器出力を前記ゲート電極にフィードバックすること
により、前記第2の信号電荷から第1の信号電荷を減算
した結果を前記第3の電荷転送チャンネル上に得たいと
いう上記の目的は達成される。a first charge transfer channel for transferring a first signal charge; a first diffusion layer for detecting the first signal charge transferred on the first charge transfer channel; and a second charge transfer channel. a second diffusion layer for detecting a second signal charge transferred on the second charge transfer channel; a third charge transfer channel coupled to the second diffusion layer; a gate electrode disposed adjacent to the second diffusion layer on a third charge transfer channel; and a comparator for comparing potentials of the first diffusion layer and the second diffusion layer; By feeding back the comparator output to the gate electrode, the above objective of obtaining the result of subtracting the first signal charge from the second signal charge on the third charge transfer channel is achieved.
第1の拡散層は第1の電荷転送チャンネルを転送されて
きた電荷を電位として検出する。検出電位v1は、第1
の拡散層部の容量をC,転送電荷を−Ql (転送電荷
は電子なので負の符号をつけた)とすると−Q s /
C+ となる。The first diffusion layer detects the charge transferred through the first charge transfer channel as a potential. The detection potential v1 is the first
If the capacitance of the diffusion layer is C, and the transferred charge is -Ql (the transferred charge is an electron, so it is given a negative sign), then -Q s /
It becomes C+.
同様にして、第2の電荷転送チャンネルを転送されてき
た電荷を第2の拡散層により検出して得た電位Vtは、
拡散層の容量をCt、転送電荷を−QAとすると、 Q
a / C! となる。Similarly, the potential Vt obtained by detecting the charges transferred through the second charge transfer channel by the second diffusion layer is
If the capacitance of the diffusion layer is Ct and the transferred charge is -QA, then Q
a/c! becomes.
第2拡散層部の形状を第1拡散層部の形状と同一に設計
することにより、Cz=CIとできるので、v2は−Q
a / CIとなる。今Q、 >QIlとすると、v
t<v、となる。By designing the shape of the second diffusion layer part to be the same as the shape of the first diffusion layer part, Cz=CI, so v2 is -Q
a/CI. Now Q, >QIl, then v
t<v.
比較器の正相入力にvlを、逆相入力にv2を印加する
と、比較器出力はハイレベルとなり、第2拡散層に隣接
して第3の転送チャンネル上に配置されたゲート電極を
ハイにする。ゲート電極に高い電圧が印加されると、ゲ
ート電極下のチャンネル電位が高くなり、第1拡散層内
の電子はチャンネル電位を越えて隣接する電位井戸に流
出する。When vl is applied to the positive-phase input of the comparator and v2 is applied to the negative-phase input, the comparator output goes to a high level, causing the gate electrode arranged on the third transfer channel adjacent to the second diffusion layer to go high. do. When a high voltage is applied to the gate electrode, the channel potential under the gate electrode becomes high, and electrons in the first diffusion layer exceed the channel potential and flow into the adjacent potential well.
全体の系が負帰還になっているので、第1拡散層の電位
v、と第2拡散層の電位v2が等しくなるところが安定
点となる。Since the entire system is in negative feedback, the point where the potential v of the first diffusion layer and the potential v2 of the second diffusion layer become equal becomes a stable point.
その時、Vg =v、で、第2拡散層内の残留電荷は、
第1拡散層内の電荷Q、と等しい。すなわち、第2拡散
層から隣接電位井戸に流出した電荷は(QA −Qll
)となり、転送電荷間の減算が実行されたことになる
。At that time, Vg = v, and the residual charge in the second diffusion layer is
It is equal to the charge Q in the first diffusion layer. In other words, the charge flowing out from the second diffusion layer to the adjacent potential well is (QA - Qll
), which means that subtraction between transferred charges has been executed.
本発明の一実施例を第1図、第2図を用いて説明する。 An embodiment of the present invention will be described with reference to FIGS. 1 and 2.
第1図は本発明の一実施例を示す説明図、第2図は第1
図における駆動パルスのタイミングチャートである。FIG. 1 is an explanatory diagram showing one embodiment of the present invention, and FIG.
3 is a timing chart of drive pulses in the figure.
第1図(a)は、本発明を適用した半導体電荷転送装置
(本発明の一実施例)の縦方向断面概略図である。同図
において、■はP型半導体基板、2はN型半導体層であ
って埋め込み型電荷転送装置の電荷転送チャンネルを形
成する。3はN型半導体層2にP型の不純物を混入した
層で、働きは電位障壁を形成して電荷の逆流を防止する
ものである。4,5.6はそれぞれN型の拡散層、7a
〜9a、lla、12a、14a、15aはそれぞれ第
2Nポリシリコンで形成された転送ゲート電極である。FIG. 1(a) is a schematic vertical cross-sectional view of a semiconductor charge transfer device (an embodiment of the present invention) to which the present invention is applied. In the figure, 2 is a P-type semiconductor substrate, and 2 is an N-type semiconductor layer, which forms a charge transfer channel of an embedded charge transfer device. 3 is a layer in which a P-type impurity is mixed into the N-type semiconductor layer 2, and its function is to form a potential barrier and prevent backflow of charges. 4, 5.6 are N-type diffusion layers, 7a
9a, lla, 12a, 14a, and 15a are transfer gate electrodes made of second N polysilicon, respectively.
7b、8b、llb〜14bはそれぞれ第1Nポリシリ
コンで形成され、電荷を蓄積するための蓄積ゲート電極
を構成する。10bは第2層ポリシリコンで形成された
電荷減算制御電極である。7b, 8b, and llb to 14b are each made of first N polysilicon, and constitute storage gate electrodes for storing charge. 10b is a charge subtraction control electrode formed of second layer polysilicon.
16bは第2層ポリシリコンで形成された電極でN型拡
散層6を、N型拡散層5に印加している電圧電位■。に
、リセットパルスPRがハイの期間にリセットするため
のリセット電極である。Reference numeral 16b denotes an electrode formed of second layer polysilicon, and a voltage potential ■ is applied to the N-type diffusion layer 6 and the N-type diffusion layer 5. Second, it is a reset electrode for resetting during the high period of the reset pulse PR.
17は高い差動利得を有する比較器、18は切替えスイ
ッチである。各ゲート電極には、第1図に図示されてい
るように、転送パルスP、、P2、リセットパルスPR
%直流電位VDCIのいずれかが供給されている。17 is a comparator with high differential gain, and 18 is a changeover switch. As shown in FIG. 1, each gate electrode has transfer pulses P, P2, and reset pulse PR.
% DC potential VDCI is supplied.
ただし、電荷減算制御電極10bには、切替えスイッチ
18により、比較器17の出力、もしくは接地電位が印
加される。However, the output of the comparator 17 or the ground potential is applied to the charge subtraction control electrode 10b by the changeover switch 18.
N型拡散層5には、直流電位VRDが印加されている。A DC potential VRD is applied to the N-type diffusion layer 5 .
N型拡散層4は、図面に向って、左側から電荷転送チャ
ンネル2上を転送されてきた転送電荷を電位として検出
する。゛N型拡散層6は図面に向って右側から電荷転送
チャンネル2上を転送されてきた転送電荷を電位として
検出する。N型拡散層4には、N型拡散層6と同様に、
拡散層電位をVRDにリセットするためのリセット回路
が隣接して配置されているものとする。The N-type diffusion layer 4 detects the transferred charge transferred from the left side on the charge transfer channel 2 as a potential. The N-type diffusion layer 6 detects the transferred charges transferred from the right side in the drawing on the charge transfer channel 2 as a potential. In the N type diffusion layer 4, like the N type diffusion layer 6,
It is assumed that a reset circuit for resetting the diffusion layer potential to VRD is arranged adjacently.
その位置としては、電荷の転送方向仲直角になるように
すれば良く、第1図(a)では斜視図表現が難しいため
図示していないが、回路はN型拡散層6に接続されてい
るリセット回路と同様のものが良い。また、N型拡散層
4と6は同一形状にして、容量が等しくなるように設計
しであるものとする。Its position should be perpendicular to the charge transfer direction, and although it is not shown in FIG. 1(a) because it is difficult to represent it in perspective, the circuit is connected to the N-type diffusion layer 6. Something similar to the reset circuit is good. Further, it is assumed that the N-type diffusion layers 4 and 6 are designed to have the same shape and have the same capacitance.
切替えスイッチ18は、第2図に示す転送パルスP1が
ハイの期間にはB側(アース側)に、ローの期間にはA
側(比較器17の出力側)に接続されるものとする。The changeover switch 18 is set to the B side (earth side) when the transfer pulse P1 shown in FIG. 2 is high, and to the A side when the transfer pulse P1 is low.
(the output side of the comparator 17).
N型拡散層6の右側の転送チャンネル2(これを改めて
以下19と記す)が第1の電荷転送チャンネル19、N
型拡散層4の左側の転送チャンネル2 (これを改めて
以下20と記す)が第2の電荷転送チャンネル20、そ
の右側の転送チャンネル21が第3の電荷転送チャンネ
ルを構成する。The transfer channel 2 on the right side of the N-type diffusion layer 6 (hereinafter referred to as 19) is the first charge transfer channel 19, N
A transfer channel 2 (hereinafter referred to as 20) on the left side of the type diffusion layer 4 constitutes a second charge transfer channel 20, and a transfer channel 21 on the right thereof constitutes a third charge transfer channel.
本実施例では、第2の電荷転送チャンネル20上を転送
されてきた信号電荷から、第1の電荷転送チャンネル1
9上を転送されてきた信号電荷を減算した結果を、第3
の電荷転送チャンネル21上に得ようとするものである
。In this embodiment, the signal charges transferred on the second charge transfer channel 20 are transferred to the first charge transfer channel 1.
9, the result of subtracting the signal charge transferred on the third
This is what we are trying to obtain on the charge transfer channel 21 of.
第2図には駆動パルス波形例を示す。P+、Pzは転送
パルス、P、はりセットパルスである。サンプルホール
ドパルスP S/Hは、他の実施例(第3図)において
必要となるものである。FIG. 2 shows an example of a drive pulse waveform. P+ and Pz are transfer pulses, and P is a beam set pulse. The sample and hold pulse P S/H is required in another embodiment (FIG. 3).
第1図(b)〜(f)は第2図に示すそれぞれの時刻t
l””tsにおける転送チャンネルの電位で下向きが正
方向としている。FIG. 1(b) to (f) are each time t shown in FIG.
The downward direction of the potential of the transfer channel at l''ts is defined as the positive direction.
転送電荷は電子なので、電位の高い方、すなわち第1図
では下の方向へ移動する。Since the transferred charges are electrons, they move in the direction of higher potential, that is, in the downward direction in FIG.
すでに明らかなように、第1図の例は、インブランテッ
ドバリア型の2相駆動電荷転送装置である。ゲート電極
9a、15aには、チャンネル電位が図示したような相
対関係になるように適当な直流電圧Vt1CIが印加さ
れている。As is already clear, the example of FIG. 1 is an implanted barrier type two-phase drive charge transfer device. An appropriate DC voltage Vt1CI is applied to the gate electrodes 9a and 15a so that the channel potentials have a relative relationship as shown.
時刻1=1.でのチャンネル電位の相対図を第1図(b
)に示す。時刻t1では転送パルスP3、リセットパル
スPRがハイ、転送パルスP、がローである。切替えス
イッチ18は転送パルスP。Time 1=1. Figure 1 (b) shows the relative diagram of the channel potential at
). At time t1, the transfer pulse P3 and reset pulse PR are high, and the transfer pulse P is low. The changeover switch 18 is a transfer pulse P.
がハイなのでB側に接続されているとする。Since it is high, it is assumed that it is connected to the B side.
転、送パルスP、が印加されているゲート電極下の電位
は高く (第1図(b)〜<r>では、先に述べたよう
に、電位の正方向を下向きにしている。)転送パルスP
2が印加されているゲート電極下の電位は低くなる。Transfer, the potential under the gate electrode to which the transfer pulse P is applied is high. Pulse P
The potential under the gate electrode to which 2 is applied becomes low.
P型不純物が混入されている層3のチャンネル(例えば
ゲート電極8a下のチャンネル)の電位は、P型不純物
が混入していない層のチャンネル(例えばゲート電極8
b下のチャンネル)の電位より低くなる。The potential of the channel in the layer 3 mixed with P-type impurities (for example, the channel under the gate electrode 8a) is different from the potential of the channel in the layer 3 not mixed with P-type impurities (for example, the channel under the gate electrode 8a).
The potential is lower than that of the lower channel (b).
第2の電荷転送チャンネル20を転送されてきた信号電
荷QAはゲート電極8b下に蓄積されている。第1の電
荷転送チャンネル19を転送されてきた信号電荷Q8は
ゲート電極14b下に蓄積されている。The signal charges QA transferred through the second charge transfer channel 20 are accumulated under the gate electrode 8b. The signal charge Q8 transferred through the first charge transfer channel 19 is accumulated under the gate electrode 14b.
N型拡散層6は、リセットパルスP、Iがハイなので、
N型拡散層5と導通し、N型拡散層5に印加されている
電源電位VRflにリセットされる。リセット回路は図
示していないがN型拡散層4も同様にVRDにリセット
される。Since the reset pulses P and I are high in the N-type diffusion layer 6,
It is electrically connected to the N-type diffusion layer 5 and reset to the power supply potential VRfl applied to the N-type diffusion layer 5. Although the reset circuit is not shown, the N-type diffusion layer 4 is similarly reset to VRD.
ゲート電極10bは接地電位が印加されているので、チ
ャンネル電位は低くなっており、N型拡散層4と第3の
転送チャンネル21を電気的に分離している。Since the ground potential is applied to the gate electrode 10b, the channel potential is low, and the N-type diffusion layer 4 and the third transfer channel 21 are electrically isolated.
第2図に示す時刻1=12におけるチャンネル電位の相
対図を第1図(c)に示す。A relative diagram of the channel potential at time 1=12 shown in FIG. 2 is shown in FIG. 1(c).
第1の転送チャンネル19ではゲート電極13b下の電
位井戸に第1図(a)の右側から転送されてきた信号電
荷QB′が転送される。ゲート電極14b下の電荷Q8
がN型拡散層6へ転送されはじめる。リセットパルスP
、はローなので、N型拡散層6は、N型拡散層5とは電
気的に分離されている。In the first transfer channel 19, the signal charge QB' transferred from the right side of FIG. 1(a) is transferred to the potential well below the gate electrode 13b. Charge Q8 under the gate electrode 14b
begins to be transferred to the N-type diffusion layer 6. Reset pulse P
, are low, so the N-type diffusion layer 6 is electrically isolated from the N-type diffusion layer 5.
第2の転送チャンネル20では、ゲート電極7b下の電
位井戸に、左側から転送されてきた信号電荷QA′が転
送される。ゲート電極8b下の信号電荷QAはN型拡散
層4に転送されはじめる。In the second transfer channel 20, the signal charge QA' transferred from the left side is transferred to the potential well below the gate electrode 7b. The signal charge QA under the gate electrode 8b begins to be transferred to the N-type diffusion layer 4.
転送パルスP1がローなので、切替スイッチ18はA側
に接続され、電荷減算制御電極10bには比較器17の
出力が印加されている。Since the transfer pulse P1 is low, the changeover switch 18 is connected to the A side, and the output of the comparator 17 is applied to the charge subtraction control electrode 10b.
N型拡散層4内への転送電荷がN型拡散層6内の転送電
荷より多ければN型拡散層4の電位は、N型拡散層6の
電位より低くなり、比較器出力17の出力はハイとなり
電荷減算制御電極10b下のチャンネル電位を高くする
(図では下方に下がる)。If the charge transferred into the N-type diffusion layer 4 is larger than the charge transferred into the N-type diffusion layer 6, the potential of the N-type diffusion layer 4 becomes lower than the potential of the N-type diffusion layer 6, and the output of the comparator output 17 becomes It becomes high, raising the channel potential under the charge subtraction control electrode 10b (decreasing downward in the figure).
すると、N型拡散層内4の電荷は電荷減算制御電極10
b下のチャンネル電位を乗り越えて、蓄積ゲート電極1
1b下の第3の転送チャンネル21へ流出する。このよ
うなメカニズムでN型拡散層4の信号電荷がN型拡散層
6の信号電荷と等しくなるように電荷減算制御電極10
bが制御される。Then, the charge in the N-type diffusion layer 4 is transferred to the charge subtraction control electrode 10.
Overcoming the channel potential under b, storage gate electrode 1
It flows out to the third transfer channel 21 below 1b. With such a mechanism, the charge subtraction control electrode 10
b is controlled.
ただしこの例では、先にも述べたように第2の転送チャ
ンネル20の信号電荷QAから、第1の転送チャンネル
19の信号電荷QIlを減算することを目的としている
ので、QA>QBである。However, in this example, as described above, the purpose is to subtract the signal charge QIl of the first transfer channel 19 from the signal charge QA of the second transfer channel 20, so QA>QB.
時刻1=1.におけるチャンネル電位の相対図を(d)
に示す。この時刻は電荷の転送が完了した時点で、N型
拡散層4と6内の信号電位が等しくその量はQBになっ
ている。N型拡散層4内の信号電荷がQ、ということは
、蓄積ゲート電極11b下に流出した電荷は(QA Q
++)となり、電荷減算が実行されたことになる。Time 1=1. (d) Relative diagram of channel potential at
Shown below. At this time, when the charge transfer is completed, the signal potentials in the N-type diffusion layers 4 and 6 are equal and the amount thereof is QB. The signal charge in the N-type diffusion layer 4 is Q, which means that the charge flowing out below the storage gate electrode 11b is (QA Q
++), which means that charge subtraction has been executed.
時刻1=1.におけるチャンネル電位の相対図を(e)
に示す。蓄積ゲート電極11b下の電荷減算された電荷
(QA −Ql )が、蓄積ゲート電極12b下へ転送
され始める。Time 1=1. (e) Relative diagram of channel potential at
Shown below. The charge (QA - Ql) from which the charge under the storage gate electrode 11b has been subtracted begins to be transferred under the storage gate electrode 12b.
時刻1−1Sにおけるチャンネル電位の相対図を(f)
に示す。この時刻では、電荷減算された電荷(Qa −
Qm )が蓄積ゲート電極12b下へ転送完了している
。また、N型拡散層4.6内の信号電荷はリセットされ
る。Relative diagram of channel potential at time 1-1S (f)
Shown below. At this time, the charge (Qa −
Qm) has been completely transferred below the storage gate electrode 12b. Furthermore, the signal charges within the N-type diffusion layer 4.6 are reset.
以上が1サイクルの動作である。The above is one cycle of operation.
このような電荷減算装置は、テレビ信号の輝度、色度分
離に用いると良好な電気的特性が得られる。Such a charge subtraction device can obtain good electrical characteristics when used for luminance and chromaticity separation of television signals.
その理由は演算する2つの信号間の遅延時間差が、クロ
ック周波数と、遅延段数差で正確に決められるためであ
る。The reason for this is that the delay time difference between the two signals to be calculated is accurately determined by the clock frequency and the difference in the number of delay stages.
第3図に他の実施例を示す、第1図と同一符号の素子は
同一機能を有するものとする。Another embodiment is shown in FIG. 3, and elements having the same reference numerals as in FIG. 1 have the same functions.
第1図と異なる点は、比較器17の出力をM0Sトラン
ジスタ22からなるサンプルホールド用スイッチを介し
て電荷減算制御電極lObに印加した点である。23は
電圧ホールド用コンデンサである。MOS)ランジスタ
22は、第2図に示すサンプルホールドパルスPs/H
がハイの期間に導通するものとする。The difference from FIG. 1 is that the output of the comparator 17 is applied to the charge subtraction control electrode lOb via a sample and hold switch consisting of an M0S transistor 22. 23 is a voltage hold capacitor. MOS) transistor 22 receives the sample hold pulse Ps/H shown in FIG.
It is assumed that conduction occurs during the period when is high.
この例では、第1の転送チャンネル19を転送されてく
る電荷Q、は一定量であるとする。すなわち、第2の転
送チャンネル20を転送されてくる電荷QAから常に一
定量の電荷を減算する場合である。この例では、電荷減
算制御電極tabに供給される電圧はほぼ一定に制御さ
れる。ただし、第1図の例でも、一定ffi電荷の減算
が可能なことは言うまでもない。In this example, it is assumed that the charge Q transferred through the first transfer channel 19 is a constant amount. That is, this is a case where a constant amount of charge is always subtracted from the charge QA transferred through the second transfer channel 20. In this example, the voltage supplied to the charge subtraction control electrode tab is controlled to be approximately constant. However, it goes without saying that even in the example of FIG. 1, subtraction of constant ffi charges is possible.
この例は、入力加算型トランスバーサルフィルタ等を構
成する場合、加算電荷による転送チャンネル飽和を防止
するのに好適である。This example is suitable for preventing transfer channel saturation due to added charges when configuring an input addition type transversal filter or the like.
以上の例の電荷転送装置は、N型基板、埋め込みチャン
ネル型、インブランテッドバリア型、2相ゲート構造、
2相駆動方法によるものであるが、本発明は、以上のタ
イプに限定されるものではない。The charge transfer device in the above example has an N-type substrate, a buried channel type, an implanted barrier type, a two-phase gate structure,
Although the present invention is based on a two-phase driving method, the present invention is not limited to the above type.
本発明によれば、半導体電荷転送装置において、一つの
信号電荷QAと他の遅延された信号電荷QBとの間で利
得1の電荷減算ができるという利点がある。すなわち、
k (Qa Qa )=Qcなる減算を行なってQc
を得ようとするとき、係数kが1のとき、これを利得1
の電荷減算と云い、本発明はこれを可能にしている。According to the present invention, in a semiconductor charge transfer device, there is an advantage that charge subtraction with a gain of 1 can be performed between one signal charge QA and another delayed signal charge QB. That is,
Perform the subtraction k (Qa Qa ) = Qc to obtain Qc
When trying to obtain a gain of 1 when the coefficient k is 1,
The present invention makes this possible.
第1図は、本発明の一実施例を示す説明図、第2図は第
1図の動作説明のための駆動パルスのタイミングチャー
ト、第3図は本発明の他の実施例を示す説明図、である
。
符号の説明
4.6・・・N型拡散層、10b・・・電荷減算制御電
極、17・・・比較器、19・・・第1の転送チャンネ
ル、20・・・第2の転送チャンネル、21・・・第3
の転送チャンネル
第1図
第2図
第3図
フ1FIG. 1 is an explanatory diagram showing one embodiment of the present invention, FIG. 2 is a timing chart of driving pulses to explain the operation of FIG. 1, and FIG. 3 is an explanatory diagram showing another embodiment of the present invention. , is. Explanation of symbols 4.6... N-type diffusion layer, 10b... Charge subtraction control electrode, 17... Comparator, 19... First transfer channel, 20... Second transfer channel, 21...3rd
Transfer channel Figure 1 Figure 2 Figure 3 F1
Claims (1)
ルと、該第1の電荷転送チャンネル上を転送されてくる
前記第1の信号電荷を電位として検出するための第1の
拡散層と、第2の信号電荷を転送する第2の電荷転送チ
ャンネルと、該第2の電荷転送チャンネル上を転送され
てくる前記第2の信号電荷を電位として検出するための
第2の拡散層と、該第2の拡散層に結合された第3の電
荷転送チャンネルと、該第3の電荷転送チャンネル上で
前記第2の拡散層に隣接して配置されたゲート電極と、
前記第1の拡散層において検出された電位と前記第2の
拡散層において検出された電位とを比較する比較器と、
該比較結果を前記各電荷転送チャンネルにおける電荷転
送クロックに同期させて前記ゲート電極に印加する手段
と、から成り、 前記第2の信号電荷から第1の信号電荷を減算した結果
を前記第3の電荷転送チャンネル上に得るようにしたこ
とを特徴とする電荷減算装置。[Claims] 1. A first charge transfer channel for transferring a first signal charge, and a first charge transfer channel for detecting the first signal charge transferred on the first charge transfer channel as a potential. a first diffusion layer, a second charge transfer channel for transferring a second signal charge, and a second charge transfer channel for detecting the second signal charge transferred on the second charge transfer channel as a potential. a third charge transfer channel coupled to the second diffusion layer, and a gate electrode disposed adjacent to the second diffusion layer on the third charge transfer channel;
a comparator that compares the potential detected in the first diffusion layer and the potential detected in the second diffusion layer;
means for applying the comparison result to the gate electrode in synchronization with a charge transfer clock in each of the charge transfer channels, and applying the result of subtracting the first signal charge from the second signal charge to the third signal charge. A charge subtraction device characterized in that a charge is obtained on a charge transfer channel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17672386A JPS6333916A (en) | 1986-07-29 | 1986-07-29 | Charge subtracting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17672386A JPS6333916A (en) | 1986-07-29 | 1986-07-29 | Charge subtracting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6333916A true JPS6333916A (en) | 1988-02-13 |
Family
ID=16018651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17672386A Pending JPS6333916A (en) | 1986-07-29 | 1986-07-29 | Charge subtracting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6333916A (en) |
-
1986
- 1986-07-29 JP JP17672386A patent/JPS6333916A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4780764A (en) | Image sensing apparatus | |
US3932775A (en) | Interlaced readout of charge stored in a charge coupled image sensing array | |
US4644403A (en) | Image pickup apparatus | |
US20080192882A1 (en) | Semiconductor charge multiplication amplifier device and semiconductor image sensor provided with such an amplifier device | |
JPS6351591B2 (en) | ||
US6586784B1 (en) | Accumulation mode clocking of a charge-coupled device | |
JPH10117306A (en) | Solid-state image-pickup device | |
DE3938302C2 (en) | ||
JPS6333916A (en) | Charge subtracting device | |
JPH02183678A (en) | Drive method for charge detection circuit | |
JPS6295800A (en) | Method and apparatus for controlling integrated circuit | |
US7750962B2 (en) | Device for subtracting or adding charge in a charge-coupled device | |
JPS63142781A (en) | Solid-state image pickup device | |
JP3539913B2 (en) | Solid-state imaging device | |
JPH05292406A (en) | Charge transfer device | |
JP2519482B2 (en) | Charge transfer device | |
JPS6192078A (en) | Solid-state image pickup element | |
JPH0686181A (en) | Solid-state image pickup element | |
JPH06205309A (en) | Ccd solid-state image pickup element | |
JPS631680B2 (en) | ||
JP2965568B2 (en) | Charge detection device | |
JPS60130978A (en) | Solid-state image sensor | |
JPS63234677A (en) | Drive method of charge coupling element | |
JPH01196175A (en) | Charge coupled device | |
JPS63308373A (en) | Charge transfer device |