JPS6332962A - 非晶質半導体装置 - Google Patents

非晶質半導体装置

Info

Publication number
JPS6332962A
JPS6332962A JP61176396A JP17639686A JPS6332962A JP S6332962 A JPS6332962 A JP S6332962A JP 61176396 A JP61176396 A JP 61176396A JP 17639686 A JP17639686 A JP 17639686A JP S6332962 A JPS6332962 A JP S6332962A
Authority
JP
Japan
Prior art keywords
amorphous semiconductor
electrode
layer
semiconductor device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61176396A
Other languages
English (en)
Other versions
JPH0715982B2 (ja
Inventor
Seishiro Mizukami
水上 誠志郎
Yoshihisa Owada
善久 太和田
Yoshinori Yamaguchi
美則 山口
Hideo Yamagishi
英雄 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanegafuchi Chemical Industry Co Ltd
Original Assignee
Kanegafuchi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanegafuchi Chemical Industry Co Ltd filed Critical Kanegafuchi Chemical Industry Co Ltd
Priority to JP61176396A priority Critical patent/JPH0715982B2/ja
Publication of JPS6332962A publication Critical patent/JPS6332962A/ja
Publication of JPH0715982B2 publication Critical patent/JPH0715982B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は非晶質半導体装置に関する。さらに詳しくは廉
価にかつ簡易にアモルファス・ライン・センサーを製作
できる非晶質半導体装置に関する。
[従来の技術および発明が解決しようとする問題点コ 従来、ファクシミリなどの読み取り用センサーとしては
、MOSキャパシタを多数直線的に配列して構成した構
造をもつCODなどの単結晶センサーが用いられている
。しかし単結晶型では読み取り受光部が小さいものとな
るため、読み取るべき原稿と前記センサーとのあいだに
原稿からの反射光を集光するためのレンズなどを含む光
学的装置が必要となり、そのために適当な光路長が必要
となり、装置が大型になるという −問題がある。そこ
で従来、このような光学装置を用いることなく原稿に対
し1対1で読み取りが可能な長尺のアモルファス・ライ
ン・センサーが提案されている。
従来のアモルファス・ライン・センサーは、a−S 1
部分を連続した一体型にすると隣接する受光部従ってそ
れに対応する電極部間において相互干渉(本来の受光部
における受光信号に加えて他の受光部の信号がいくらか
の割合で付加されること)が起こるために、用途に応じ
て4本/ml11,8本/■またはi11本/lllf
f1などのストライプ状に分離して形成されている。こ
こで分離されたa−81部分を形成する方法としては、
湿式エツチング法と乾式エツチング法とがある。湿式エ
ツチング法は酸またはアルカリのエツチング液によりa
−81部分をエツチングする方法であり、エツチングの
コストは乾式エツチングに比べて安いが精度が悪いとい
う欠点がある。乾式エツチング法はCF2 、NF2な
どのフロン系ガスによってa−31部分をドライエツチ
ングする方法であり、エツチングの精度は良くなるがエ
ツチングの装置またはエツチングガスが高価であり、湿
式エツチングに比べてエツチングのコストが高くなると
いう欠点がある。
しかしながら、このような従来のアモルファス・ライン
・センサーにおいてはa−81部分がストライプ状に分
離して形成されるために製作工程が複雑になりかつエツ
チングのための高価な装置が必要になるという問題点が
ある。
本発明は以上のような問題点を解決するため−になされ
たもので、廉価にかつ簡易な製作工程により製作できる
とともに原稿に対し1対1で読み取り可能なアモルファ
ス・ラインφセンサーとして使用できる非晶質半導体装
置を提供することを目的としている。
[問題点を解決するための手段] 本発明による非晶質半導体装置は、複数の受光面がある
非晶質半導体層と、該非晶質半導体層に相対向して設け
らけた第1の電極および第2電極と、前記非晶質半導体
層、前記mlの電極および第2の電極を設けられた透光
性基板とからなる非晶質半導体装置において、前記非晶
質半導体層が連続的に一体に形成されているものからな
る。
[実施例コ 以下、本発明による非晶質半導体装置をその実施例を示
す図によって説明する。
第1図は本発明による非晶質半導体装置の一実施例を示
している。第1図において、(1)は透光性基板であり
、その厚さは0.5mmであるが0.1〜2.0m+s
が好ましい。また透光性基板(1)の材料はソーダガラ
スである。なお透光性基板(1)はその厚さができる限
り薄い方がよいが、強度が必要であり、長尺のものにす
る程透光性基板(1)の厚さの値を大きくする必要があ
る。透光性基板(1)上には ITOの透明導電膜からなる第一の電極(2が真空蒸着
法により連続的に一体に形成されている。
第1の電極(2)の厚さは1000人であり、200〜
4000人が望ましい。そして第1の電極(2)上には
第1の電極+21側から順にp層、1層およびn層と積
層されたpin型のa−31層からなる非晶質半導体層
(3)がプラズマCVD法により積層されている。ここ
でp層の材料はa−8iCであり、光学的禁1ヒ帯幅の
大きい半導体(たとえばa−3IC5a−8IN )が
適当である。またn層の材料はa−3Iまたはa−8I
Cである。またp層、n層の厚さはそれぞれ100人で
あり、30〜150人であるのが望ましい。またp層、
n層の暗伝導度(σd)はそれぞれ5XIO−7Ω−1
cm−1であり、to−9〜10−6Ω−1・cm (
であるのが望ましい。
またi層の材料はa−8iであり、その厚さは2000
人であり、300〜3000人が望ましい。また1層の
易動度寿命積(μτ)は2XIO−’cシ/Vであり、
好ましくはto−9〜10−7 cJ / vである。
さらに非晶質半導体層(3)上にはNからなる第2の電
極(4)が真空蒸着法により形成されており、その厚さ
は3000人である。そして、この第2の電極(4)は
エツチング法により所定のパターンに形成されていて、
複数の小電極(4a)、(4a)・・・・・・から構成
されている。そしてそのパターン形状は小電極(4a)
間ピッチの値が125 遍であり、小電極(4a)の幅
の値が50画のものとなっており、小電極(4a)の幅
の値は小電極(4a)間ピッチの値の1/2以下となっ
ている。
そして第2の電極(4)上にはエポキシ樹脂をコーティ
ングすることによって第2の電極(4)および非晶質半
導体層(3)の上面を覆って保護膜(5)が形成されて
おり、これによって本実施例の半導体装置が雰囲気から
保護されている。
つぎに本実施例の非晶質半導体装置の動作について説明
する。
第1図において矢符で示すA方向から半導体装置内に進
入した光が非晶質半導体層(3)に照射されると、その
中に照射された光の強さに応じた数のキャリアが発生し
、このキャリアは非晶質半導体(3)内をあらゆる方向
に走行する。そしてこのキャリアを受光部に対応する小
電極(4a)に集めることにより照射光の強さに応じた
電気信号をえることができる。ここで非晶質半導体の性
質および構造によってキャリアの走行距離、走行時間が
異なってくる。
ところで本実施例のように非晶質半導体層(3)が連続
的に一体に形成されているばあいには、本来の受光部に
対応する小電極(4a)には、本来の受光部で生じたキ
ャリアに応じた受光信号に加えて他の受光部で生じたキ
ャリアを捕獲することによって生じる受光信号がいくら
かの割合で付加されて相互干渉を起こす。
ここでこの相互干渉を防ぐ方法としては、(ωキャリア
の走行距離を短かくする方法(ただしこのばあいには、
得られる受光信号の感度が小さくなるという欠点がある
)、山)受光部を分離する方法、および(e)隣接する
電極(4a)、(4a)間の距離を長くする方法などが
考えられる。そして前記(a)の方法としては、p層を
高抵抗のものとすることによりp層内の横方向(第1図
における左右方向)の走行キャリアを少なくしたり、ま
たi層の厚さを薄くしたり、1層内に不純物を混入させ
て1層内でのキャリアの易動度寿命U(μτ)を短くす
る方法がある。また前記(b)の方法としては、非晶質
半導体層(3)の受光部間、の部分をエツチングにより
除去する方法がある。
これは単結晶の半導体においてはエツチング除去するこ
とはできないが、非晶質半導体層においてはこれを保持
する基板があること、また層の厚さが薄いことからエツ
チング除去が可能となるためである。前記(C)の方法
としては、小電極(4a)によって受光部面積がほぼ決
まることを考えると小電極(4a)間のピッチを長くす
る方法と小電極(4a)自体の幅を狭くして小電極(4
a)、(4b)間の距離を長くする方法が考えられるが
、前記ピッチについてはたとえば8blts/mm、I
Gblts/+nmなどのようにデバイスにより決まっ
てしまうため、小電極(4a)自体の幅を狭くする方法
に限定される。本実施例は前記〈ωおよび(C)の方法
によって隣接する受光部間における前記相互干渉を防止
せんとしたものである。即ちp層としては高抵抗a−3
ICを使用し、1層の厚さは300〜3000人のもの
とするとともに、1層の材料として不純物N、0、C,
Gθなどを混入したa−8iを使用し、1層の易動度寿
命績がlo−9〜10’ cd / yとなるようにし
たのである。
なお前記実施例においては、透光性基板(1)の材料が
廉価なソーダガラスであるばあいについて示したが透光
性のものであればこれに限定されるものではなく、また
第1の電極(′2Jの材料としてITOを使用したがこ
れは5n02など他の透明導電材料であってもよく、さ
らに第2の電極(4)の材料としてNを使用したが他の
金属又は透明導電膜などの導電材料であってもよい。
また前記実施例では非晶質半導体層(3)としてpIn
型のものを使用したが、これに限定されるものではなく
、p層型などの光の照射によってキャリアの発生するも
のであればよい。また前記pin型非晶質半導体層(3
)に使用される材料についてもpin型となるものであ
れば前記実施例のものに限定されるものではない。さら
に保護膜(5)についても前記実施例で使用した材料に
限定されないことはもちろんである。
また透光性基板(1)lに第1の電極(2)を形成する
方法、第1の電極(2J上に非晶質半導体層(3)を形
成する方法および非晶質半導体層(3)上に第2の電極
(4)を形成する方法についても前記実施例の方法に限
定されるものではなくスパッタ法など他の方法であって
もよい。
また第2の電極(4)のパターン形成方法については前
記実施例のエツチング法に限定されるものではなくマス
ク法など他の方法であってもよい。
さらに前記実施例においては第1の電極(′2Jを連続
的に一体に形成し、第2の電極(4)をストライプ状に
形成したばあいについて示したが、これは逆であっても
よい。
次に第2図は本発明の非晶質半導体装置の他の実施例を
示している。第2図において第1図と同一符号は同一の
ものを示す。本実施例においてはデバイスの耐熱性につ
いての信頼性を保持するために非晶質半導体層(3)と
第2の電極(4)との間に金属シリサイドからなる拡散
ブロック層(3a)が真空蒸着法により形成されている
。拡散ブロック層(3a)の厚さは100人であり、1
0人〜10珊であるのが望ましい。
[発明の効果] 以上のように本発明の非晶質半導体装置は非晶質半導体
層が連続した一体のものとして形成されているので、こ
の半導体層をストライプ状のものとするばあいに必要と
されるエツチングなどの工程が不要となり、またこの工
程に必要とされる高価な装置が不要となるので、非晶質
半導体装置の製造工程を簡単にできるとともに製造コス
トを低下でき、廉価で長尺のアモルファス・ライン・セ
ンサーを製造できる効果がある。また非晶質半導体層で
生じたキャリアの走行距離をみじかくし、電極間距離を
長くすることにより、非晶質半導体層を一体に形成して
も隣接する受光部間に生ずる受光信号の相互干渉を防止
できる効果がある。そしてさらに非晶質半導体層と第二
の電極との間に拡散ブロック層を設けることにより、非
晶質半導体装置の耐熱性を向上できる効果もある。
【図面の簡単な説明】
第1図は本発明にかかわる非晶質半導体装置の一実施例
を示す断面図、第2図は本発明の非晶質半導体装置の他
の実施例を示す断面図である。 (図面の主要符号) (1):透光性基板 (2:第1の電極 (3):非晶質半導体層 (4):第2の電極 特許出願人  鐘淵化学工業株式会社 代理人弁理士   朝日奈宗大 ほか1名・舞・S、゛
 上 才1 圓 4゛ 1:透危旭販 2:第1の電極 3:非晶質半導体層 4:第2の電極 才2図

Claims (1)

  1. 【特許請求の範囲】 1 複数の受光面がある非晶質半導体層と、該非晶質半
    導体層に相対向して設けられた第1の電極および第2電
    極と、前記非晶質半導体層、前記第1の電極および第2
    の電極が設けられた透光性基板とからなる非晶質半導体
    装置であって、前記非晶質半導体層が連続的に一体に形
    成されてなる非晶質半導体装置。 2 前記第1の電極および第2の電極のいずれか一方の
    電極がドライブ状に分離されて形成してなる特許請求の
    範囲第1項記載の非晶質半導体装置。 3 前記ストライプ状に分離された電極の幅の値が、隣
    接する電極間のピッチの1/2以下の値となる特許請求
    の範囲第2項記載の非晶質半導体装置。 4 前記第1の電極が透明導電膜からなり、前記第2の
    電極が金属からなる特許請求の範囲第1項、第2項また
    は第3項記載の非晶質半導体装置。 5 前記非晶質半導体層がp−i−n型であって、この
    p層およびn層の膜厚がそれぞれ30〜150Åであり
    、かつその暗伝導度(σ_d)が10^−^9〜10^
    −^6Ω^−^1・cm^−^1である特許請求の範囲
    第1項、第2項、第3項または第4項記載の非晶質半導
    体装置。 6 前記非晶質半導体層がp−i−n型であって、その
    i層の厚さが300〜3000Åであり、かつi層の易
    動度寿命積(μτ)が10^−^7cm^2/v以下で
    ある特許請求の範囲第1項、第2項、第3項、第4項ま
    たは第5項記載の非晶質半導体装置。 7 前記非晶質半導体層のp層が、a−SiCからなる
    特許請求の範囲第5項または第6項記載の非晶質半導体
    装置。 8 前記非晶質半導体層と第2の電極との間に拡散ブロ
    ック層が設けられている特許請求の範囲第1項、第2項
    、第3項、第4項、第5項、第6項または第7項記載の
    非晶質半導体装置。
JP61176396A 1986-07-25 1986-07-25 非晶質半導体装置 Expired - Fee Related JPH0715982B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61176396A JPH0715982B2 (ja) 1986-07-25 1986-07-25 非晶質半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61176396A JPH0715982B2 (ja) 1986-07-25 1986-07-25 非晶質半導体装置

Publications (2)

Publication Number Publication Date
JPS6332962A true JPS6332962A (ja) 1988-02-12
JPH0715982B2 JPH0715982B2 (ja) 1995-02-22

Family

ID=16012932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61176396A Expired - Fee Related JPH0715982B2 (ja) 1986-07-25 1986-07-25 非晶質半導体装置

Country Status (1)

Country Link
JP (1) JPH0715982B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171160A (ja) * 1983-03-17 1984-09-27 Fujitsu Ltd 大形イメ−ジセンサ
JPS60195966A (ja) * 1984-03-16 1985-10-04 Fujitsu Ltd イメ−ジセンサの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171160A (ja) * 1983-03-17 1984-09-27 Fujitsu Ltd 大形イメ−ジセンサ
JPS60195966A (ja) * 1984-03-16 1985-10-04 Fujitsu Ltd イメ−ジセンサの製造方法

Also Published As

Publication number Publication date
JPH0715982B2 (ja) 1995-02-22

Similar Documents

Publication Publication Date Title
US5075237A (en) Process of making a high photosensitive depletion-gate thin film transistor
US6281561B1 (en) Multicolor-color sensor
US4885622A (en) Pin photodiode and method of fabrication of the same
CN108987525B (zh) 一种msm光电探测器及其制作方法
KR100572853B1 (ko) 반도체 광센서
JPH0671097B2 (ja) カラ−センサ−
EP0428050B1 (en) Photosensor having an amorphous silicon photoabsorption layer
JPS6154756A (ja) 密着型イメ−ジセンサ
JPS6332962A (ja) 非晶質半導体装置
US5196911A (en) High photosensitive depletion-gate thin film transistor
JP3398161B2 (ja) 光電変換装置
Ryu et al. 24.2: A Novel Amorphous Silicon Phototransistor Array for Name Card Reading
KR970004494B1 (ko) 밀착형 이미지센서의 제조방법
US5017828A (en) Image sensor
JPS62193172A (ja) 受光素子アレイの製造方法
JPH03203273A (ja) pinホトダイオード
EP0601200A1 (en) Semiconductor device
JPH0380574A (ja) 受光素子
JPH0323680A (ja) 光電変換素子
JPS62174979A (ja) 半導体装置
JPS63147361A (ja) フオトセンサ
JPH03122533A (ja) 光検出装置
JPH0334666B2 (ja)
JPH01255280A (ja) 光電変換素子
JPH03136381A (ja) 光センサ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees