JPS63317851A - プログラム内容解析装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロコンピュータなどを作動するために
用いられるプログラムの内容を解析するＹ；、置に関す
る。

ｔＸ仁　米　１支　（釘 マイクロフンピユータ用などに設計されたプログラムの
、べ検は、以下のように行なわれる。まずシンタックス
エラーなどの店本的なバグを取除いた後、プリントアウ
トされたプログラムリストに基づいて、人手によって、
該プログラムの構造と、該プログラムに基づく各種入出
力！ｔｃｒａの動作とを把握し、これを仕様書の記載内
容と照合する。さらに該プログラムが用いられるハード
ウェアに実際に組込み、プログラムの実行によって要求
される各種入力条件を入力して、シミュレーションさせ
、プログラムの動作状態を確認する。

またこのような被解析プログラムの各処理経路毎の全実
行時間、または各処理経路の命令列の所定の範囲の実行
時間などが必要となる場合がある。

このような場合、従来では該被解析プログラムを実行さ
せるに必要な外部入力データをすべて入力し、該プログ
ラムを実際に動作させ、前記各種実行時間を計測してい
た。このような従来技術では、実行時間を知るにあたっ
て、該プログラムに設定される外部入力をすべて入力し
なけらばならず、むやみに時間がかかつてしまうという
問題点があった。

発明が解決しようとする問題点 実際のプログラムは膨大なステップ数に及ぶことがあり
、その中にはやはり膨大な分岐命令が含まれている。し
たがってこれらの分岐命令に基づく処理の流れの数はや
はり膨大な数となり、上記人手による内容把握作業では
実現が困難である。

したがって前述したようなシミュレーションまたはエミ
ュレーションによるチェックがイテなわれがちになり、
仕様君の内容の遺漏やバグなどを完全に解消するには、
むやみに時間を要していた。また、前述したようなシミ
ュレーションやエミュレーションを行なうには、実際の
プログラム作動時において必要とされる入力要求をすべ
て充足させねばならず、繁雑な手間を要していた。

本発明の目的は、上述の問題点を解決し、仕様書など、
プログラム内容のチェックの基準となる物との照合が容
易な形態にプログラム内容を解析できるとともに、チェ
ック対象となる該プログラムを実行することなく、プロ
グラム内容の解析を行なうようにでき、さらにプログラ
ムをｙＩ際に動作させることなく、プログラムの処１！
ｌ！経路毎の全実行時間や処Ｆｌ！経路における所望の
範囲の実行時間などを容易に知ることがでさるプログラ
ム内容解析装置を提供することである。

問題点を解決するための手段 本発明は、機能語のみまたは機能８ｎとオペランドとの
組合わせなどから成る命令列に想定される処理経路を検
出し、 処理経路毎に命令列の範囲を設定し、 該範囲の命令列を実行するに要する時間を算出するよう
にしたことを＋ｙ徴とするプログラム内容解析装置であ
る。

作　　用 本発明に従えば、命令列に想定される処理経路を検出し
、これらの処理経路毎に実行時間を算出すべき命令列の
範囲を設定する。該範囲の命令列毎に予め設定される実
行時間を積算することにより、該範囲の命令列を実行す
るに要する時間を算出できる。

実施例 第１図は本発明の一実施例のプログラム内容解析装ｆｉ
！（以下、解析装置と称する）１の構成を示すブロック
図である。第１図を参照して、解析ｉ置１は、従来技術
の項で述べたようなチェックが行なわれる被解析プログ
ラムが、シーケンシャルな形式で記憶されている磁気テ
ープ記録／再生装置（以下、磁気テープ装置と称する）
２と、ランダムな記憶が行なわれる磁気ディスク装置？
！３と、たとえばフングムアクセスメモリ（ＲＡＭ）な
どによって実現される内部記憶装置４と、たとえばＣＲ
Ｔ（陰極線ｆｆ）装置や液晶表示装置などによって実現
される表示装置５と、インパクト形または非インパクト
形などの印字装置６と、各種キーやスイッチ類などによ
って実現されるキー人力装置７と、これらによって入力
されろ情報を処理し、またこのような情報の入力／出力
動作を制御するマイクロプロセッサなどを含んで構成さ
れる処理装ｒ！１８とを含む。

仕様書の内容に従って作成されたプログラムは、従来技
術の項で述べたように、まずシンタックスエラーなどの
基本的なバグを取除いた後、磁気テープ！Ｈｆｔ２に記
憶される。磁気テープ１ｆｉ２の被解析プログラムは、
解析装置１の内部記憶ｖｃ置、ｔへ転送され、後述する
ようなチェック処理が行なわれる。その結果は再び磁気
テープ装ｒａ２へ記憶され、または磁気ディスク装ｒ！
ｉ３へ記憶される。

またこのような記憶処理とともに、表示装ｒ！１５へ表
示出力され、また印字装置６によって印字出力される。

第２図は磁気テープ装置ｉ２や磁気ディスク装置３など
の記憶装置の記録状態を示す系統図である。

処理装ｆｉ８にパス９などを介して接続された磁気テー
プ装置２の記憶領域１０は、前記被解析プログラムの実
行ＮｙＡとなるたとえばマイクロコンピュータに関する
アーキテクチャが記憶されるアーキテクチャ記憶領域１
０ｍや、この被解析プログラムによる制御の対象となる
入力／出力に用いられるアナログ信号をデジタル信号に
変換する際の比較電圧値など、このようなアナログ／デ
ジタル変換器の諸元などを記憶するＡ　／　Ｄ変換器諸
元記憶領域１０１＋や、本被解析プログラムの実行対東
となるマイクロコンピュータの有する各端子の信号の出
力状態と、この端子に接続される各人力／′　出力１ｆ
？ｉの動作状態との関係の定義（たとえばマイクロコン
ピュータの成るピンからハイレベルの信号が導出される
と、ＬＥＤ（発光ダイオード）が点灯する、などの定ａ
）が、記憶される定義記憶領域１０ｃなどを含んで構成
される。

第３図は第１図示の解析装ｒ！１１の基本的動作を説明
する７０−チャートであり、第４図は解析聚Ｗ１１の表
示装置５の表示例を示す図である。第１図〜第４図を参
照して、解析装置２！１の基本的動作について説明する
。解析装Ｗ１１の電源が投入されるとＰｔ％３図ステラ
ステップｎ１降の処理が開始され、表示波Ｗ１５上に各
種入力要求を表示する。ステップｎ２　　では、このよ
うな入力要求に対応して、解析されるプログラムの実行
Ｎ象となるマイクロコンピュータの名称を入力する。こ
の様子は第４図（１）に示される。

続くステップｎ３　　では、入力された名称のマイクロ
コンピュータのアーキテクチャが、アーキテクチャ領域
１０ａに存在するかどうかをｔ’！断する。

存在していればステップｎ４で当該アーキテクチャを呼
出し、たとえば内部記憶４に転送し、ステップ１１５　
　でアナログ／デジタル変換器の名称を入力する。一方
、前記ステップ−１３のｉ１断が否定であれば処理はス
テップｎ６　　に移り、解析ｉ置１は、入力された名称
に対応するアーキテクチャが記憶されていないことを表
示し、新規登録を要求する。

この後、処理はステップｎ５　　へ移る。

ステップｎ５　　のアナログ／デジタル変換器の名称入
力の様子は、第４図（１）に示される。続くステップｎ
　７　　では、解析されるプログラムが動作対象とする
マイクロコンピュータに設定される各ボートの状態と外
部状態との関係を、第４図（２）に示すように入力する
。たとえばＰＯＲＴ　１７がノ）イレベルとなれば、ス
タートスイッチがオン状態に切換わｌ）、ＰＯＲＴｌＧ
がハイレベルになるとサーモスイッチがオン状態に切換
わる。ステップｎ８　　では、前記マイクロコンピュー
タの割込み端子の状態と、外部状態との関係の入力が、
表示装ｒ！１５上で要求される。またアナログ／デジタ
ル変換器チャンネル用ボー１については、キー人力装置
７によって所定の事項を入力し、第４図（３）に示すよ
うに所定のデータ項目を入力して各ボートを定義する。

ステップｎ９では、ステップｎ７嘗ｎ８での各種入力が
正しく実行されたかどうかを↑１断する。↑１断結果が
否定であれば処理はステップｎ７　　に戻り、上記入力
されたデータを訂正する０判断結果が肯定であればステ
ップｎｌＯに移り、たとえば磁気テープ装ｒ！Ｌ２に記
憶されている被解析プログラムを内部記憶装Ｗｉ４に転
送して読取る。ステップｎ１１では、後述するような被
解析プログラムを解析し、ステップｎ１２　　で解析結
果を出力して処理を終了する。

第５図は第３図のステップ＋１１１　　のプログ２ムの
解析処理の内容を説明する７０−チャートである。第５
図を併せで参照して、解析１置１の操作について説明す
る。上述したように本発明は、午とえばマイクロコンピ
ュータ用にたとえば７センプ２言語によって作成された
プログラムの内容を解析する装置に関する。被解析プロ
グラムは、解析装置１の磁気テープ装＠２に記憶されて
おり、第３図ステップｎｌＯで説明したように、このよ
うなプログラムは磁気テープ装置ｉｆ２からたとえば内
部記憶装＠４へ転送される。

本実施例では、被解析プログラムを以下のｒｉＳｉ表に
示すプログラムと想定して説明する。

（以下余白） 第　１　表（プログラムリスト） 上記第１＆のプログラムの内容は、第６図および第７図
の７０−チャートに示される。第６図および第７図のス
テップ番号ａｌ　、ａ２　、・・・、ａ２１は、上記第
１表のプログラムリストの行番号に対応している。また
、第１表の全２１行の８帝介の実行に関する各７ラグの
状態を示すコンディションコードレノスタ　（以下、Ｃ
ＣＲと称する）は、下記第２表に示される。ここでは、
符号７ラグＮ１ゼロ７ラグＺ１オーバ７０−７ラグ■お
よびキャリ７ラグＣの状態を示す。

（以下余白） 第２表 れぞれ［結果によってセットまたはリセットされる」、
「変化しない」、［リセット（クリア）される］および
「セセラされる」を表わす。

（注２）上記プログラムには、レノスタ名称の定義、割
込み制御レジスタの設定、ボート入出力方向の設定、割
込みベクトルの設定等は省略されているが、割込みはＣ
，ＡＰＴｌのみ許可、その割込みアドレス（ラベル）は
ＣＡＰＴとする。

上記第１表のプログラムリストで、 （１）入カニＰＯＲＴ１の第６ビツトにスイッチ入力（
スイッチＯＮでハイレベルに変化）：　ＰＯＲＴ２の第
θビットに可変周波信号入力 および、 （２）出カニＰＯＲＴ１の第７ビツトから発光ダイオー
ド出力（出力ハイレベルで発光ダイオード点灯）の入出
力操作が行なわれる、と定義しておく。

これは第３図ステップ１１７で行なわれる。

上記第１表のプログラムリストが読込まれた解析装置？
？１では、第５図ステップ論１　でプログラムの流れ構
造の解析が行なわれる。

上述したように、第１表に示すプログラムリストは、第
６図および第７図に示す動作内容を有している。しかし
ながら、第１表のプログラムリストから第６図および第
７図示の７０−チャートを得るには、人手によって、各
命令が単なる処理命令か条件文による分岐命令かを把握
する作業と、分岐命令の場合にはその分岐先の検出作業
などが′：！ｒまれ、これらの作業に基づいて上記７０
−チャートが作成される。

本発明の眼目の１つは、任意のプログラムリストから、
該プログラムの分岐命令と、該分岐命令によって定めら
れる分岐先命令とを把握した後、該プログラムの処理の
流れの構造の把握を人間の頭脳による作業を介すること
なく、解析装置によって自動的に行なうことができるよ
うにしたことである。またこれによって、後述するよう
に上記フローチャートと類似の形態の出力を得ることが
できる。

このような流れの構造を把握する処理を、第８図の７０
−チャートにおいて示す、第５図ステップｂ１では、命
令行番号を示すパラメータｋを「１」に初期化し、ステ
ップｂ２で第に命令（第１表にオ；ける行番号にの命令
）の読取りを行なう。続くステップ１１３では、この読
取られた第崎命令が分岐命令であるかどうかを判断する
。この判断はたとえば、第１表における命令を構成する
二−モニツクを読取ればよい、すなわち上述したように
、所望のマイクロコンピュータのアーキテクチャを呼出
した段階で、解析装置１の内ａ記憶４には、当該マイク
ロコンピュータに用いられるアセンブラ３語のコマンド
や、コマンドに関連するフラグなどのテーブルが別途記
憶され、これを参照することによって、第１表の各命令
が分岐命令であるか否かを容易に判断で終るからである
。

上記ステップｂ３　　のｔ４断結果が否定であれば、ス
テップｂ４でパラメータｋを＋１インクリメントし、処
理をステップｂ２　　に戻し、上述の説明と同様な処理
を行なう。このとき第１表のプログラムリスＦに従えば
、第４命令を読取ったとき、アーキテクチャが参照され
、この第４命令がゼロ７ラグＺの状！ｌｌ！１（ｒｌＪ
または「０」）を条件とする分岐命令であることが把握
される。したがって、第８図の処理において第４命令が
読取られたときステップ１）３のｔす断は前足となり、
処理はステップｌ＋５に移る。

ステップ１）５　　では、ＰｔＳ１表の第４命会のオペ
ランドｊＬＯＯＰＪと対応するラベル名を検索する。

第１表のプログラムリストでは、第２命令に上記オペラ
ンドと同一のラベルが付されており、したか−〕で第４
＃令の分岐先は、第２命令であることが理解される。ス
テップ＋３（１１では、一般に分岐命令の行番号にと、
これに対応する分岐先命令行番号−との対（以下、ブロ
ック他情報Ｅ称する）（ｋ、＋ａ）を、内部記憶ｖｃ置
４に記憶する。この後、処理はステップｂ４　　に移り
、行番号を＋１インクリメントして次の行へ処理を進め
る。

このような処理を行なうことによって、第１表のプログ
ラムリストにおける分岐命令と分岐先命令との行番号の
討（ｋ、ｍ）に関しで、下記第３表のような結果が得ら
れる。

この段階で解析装置ｌｌ！１は、第１表に示すプログラ
ムリストの流れ構造が把握できたことになる。すなわち
第３表として得られた結果を操作者が容易に理解できる
形式に出力する場合、たとえばＰｔ５１表のプログラム
リストの行番号１〜２１を１９図に示すように一列に配
列し、上記第３表に基づいて、行番号ｋから行番号論へ
向かう分岐矢符をこれに付すことによって、プログラム
リストの流れ構造として第９図示のような出力が得られ
る。これによって４作者も、第１表のプログラムリスト
の流れ構造を容易に把握することがでさる。こうして第
５図ステップ−１の処理は終了する。

人１こ第５図ステップ論２では、ステップＭ１で得られ
た被解析プログラムの流れ構造の認識に基づいて、該プ
ログラムをブロックに区分する処理を行なう。このよう
なブロック化処理には、以下のような利点がある。本発
明のプログラム内室解析処理が行なわれる岐Ｍｆ析プロ
グラムは、一般にはたとえば致方ステップのような場合
もあり、このようなプログラムには、各種分岐命令も大
量に含まれている。したがって、この上うな分岐命令の
条件の成立の是非に関する岨合わせの敗が膨大な数にな
ることは、容易に想定される。このような膨大な組合わ
せ耽のプログラムの系統を逐次的に考察の対象とし、各
系統ごとに全命令のコンディションコードレノスタ＜ｃ
　ｃ　Ｒ＞を記憶スるのは、極めて繁雑であるとともに
膨大な記憶容量が要求される。

したがって本発明の眼目の１つは、被解析プログラムを
後述するような条件の下で、複数のブロックに区分し、
各ブロックに対してＰｔ％５図ステップ論３　の分岐条
ｆ′ｔ−柄出処理、ステップ輪４　の書込み命令単位の
入出力結合処理、ｔＳよびステップ輸５のパイルの結合
処理などから成る同一内容の処理を施すようにしたこと
である。このようなブロックの区分、αは、プログラム
における分岐命令↑テか分岐先命令性であり、１ブロツ
クは分岐命令行または分岐先命令性で始まり、これらの
いずれかで終了し、かつその間にはこれら分１咬命令ま
たは分岐先命令性を含まないように選ぶ。

すなわち全プログラムは、このような複数のブロックの
結合として表現され、同一ブロック内のプログラムの異
なる流れの種類も極めて少数となる。これにより各ブロ
ックごとの内容解析を格段に容易に行なえるようになり
、全プログラムの内容解析は、ブロックごとに得られた
内容解析結果の結合として示される。

このようなブロック分は処理は、第１０図の７０−チャ
ートに示される。このとき、前記第８図を参照して説明
した第５図ステップ輸１　の流れもが造の解析処理によ
って得られたブロック化情報肘（ｋ、ｍ）について、ｔ
ｊ％１表の全プログラムについて行なうことによって、
第３表に示したような結果が得られる。すなわち、この
ようなブロック化情？！ｌ　ｔ”ｆ　（ｋ　１　　ｔｌ
ｌｌ　１　　）−（ｋ２　　、論２　　）、−＋（ｋｓ
、ｍｓ）　　（本実施例では５＝４）が、第１図示の内
部記憶装Ｗ１４に記憶さ耽ている。以下に説明する第１
０図の処理には、このブロック化情報対列を用いる。な
お上記ブロック化情報列の？！ｊ敗値に１　、に２　、
・・・ｌ　、　：輸１．輸２１”’？１６５について総
称する場合には、それぞれ記号ｋｐｍを用いて示す。

第１０図ステップＣ１では、ｆｊ％１表のプログラムの
行番号を示すパラメータｉを「１」に初期化する。ステ
ップｃ２では上記行番号ｉに関して、この行番号ｉ１．
：′！？シい上記ブロック化情報ｋまたはブロック化情
ｆｆ１．が存在するか否かを判断する。このｔｑ断が１
？定であれば、ステップＣ３でブロック化情１１ｊｋ、
論によるブロック化処理を行なう。

このブロック化処理は、以下のように行なわれる。まず
ステップｃ３　　において、判断が肯定となるブロック
化情報に、曽が記憶される。次にステップｃ４でイテ番
号−が＋１インクリ／ントされ、ステップｃ５では行番
号ｉがこのような行番号の最終値すなわちＭ　Ａ　Ｘ　
（ｉ）を超えたかどうかの判断を行なう。

？！断結果が否定であれば、第１０図に示すブロック化
処理は被解析プログラムの最終行よ″Ｃ到達していない
ことになり、ステップｃ２　　に戻る。以下、同様の処
理が繰り返し行なわれ、ステップＣ２の判断が肯定とな
るブロック化情報に、糟があった場合、前回ステツ、ブ
Ｃ２の判断をＩ′ｒ定としたブロック化情報に、鴫を呼
び出し、これらを組み合わせてブロック情報対（’＋β
）として記憶する。以下、このような処理がプログラム
の最終行まで繰り返し行なわれる。

上記ステップｃ１〜ｃ５で行なわれる処理は、たとえば
第１表のプログラムの第１行から第２１行までを順番に
たどって、その中でブロック化情報（ｋ４）として示さ
れる分岐命令行および分岐先命令性に関して、行番号の
増加方向において１４接する命令列の組をブロック情報
（’＋β）として記憶する処理であ耽 上記ステップｃ５　　のｔ！断が肯定となれば、処理は
ステップｃ６　　に移り、上記ブロック化情報列（ｋｊ
＋ＩｊＪ＞　　　　　　　　　　　　　　　　　　　　
　　・・・（１）Ｊ＝１＋２＋・・・、Ｓ によるブロック化処理を行なう。

このブロック化処理は、第１！２のプログラムリストに
おいて、分岐処理を実現するブロワ９ヲｉｋ定する処理
となる。すなわち第３表のブロック化情報（ｋ、鴫）に
おいて、たとえばブロック化情報対（，４，２）は、第
４命資から第２命令・＼処理が分岐する系統を規定して
いる。しｒこがって、これらのブロック化情報対（ｋ、
輸）を、曲記ブロック情１′Ｆ１対（’＋　β）と異な
る内容をなす分岐ブロック情報対（α、β）１）ｒとし
て再定義することにより、第１表のプログラムリストに
関して、分岐を行なう系統を網羅できる。ステップＣＧ
　による分岐ブロック化処理が終了すると、第１１図に
示すブロック分は結果が得られる。

また上述のように、ブロック情報対（α、β）と、分１
咳ブロック情報対（α、β）１１ｒとを定義することに
より、第１表のプログラムリストのたとえば第９１？ｉ
７令、第１０命令およびｆｐＪ１１命令からなるブロッ
クと、ｆｊＳ９命令と第１１命令とかＣ）なる分岐ブロ
ックとを明瞭に区分できる。この上うなブロック情報対
（ａ＋β）および分岐ブロック情報対（ａ。

β）ｂｒを、下記の第４表に示す。

１ｊｔＪ４　　表 以下、得られた各ブロックを示すに際して、第１１図に
示すように記号■、■、・・・、０　をもって示す。す
なわちブロック■は、行番号１，２の命令群を示してい
る。このような記法に従い、ｆ：ｔＳ１表のプログラム
は第１２図および第１３図で示されるように表現される
。ここで、第１表のプログラムを第１２図およびｔ５１
３図の２つの図に区分したのは、ＰｔＳｉ２図は行番号
１〜１２のメイン処理ルーチンを表わし、第１３図は行
番号１３〜２１の後述するような割込み処理ルーチンを
表わし、これらは相互間に亘って分岐関係が存在しない
独立な内存だからである。このようにして、第５図ステ
ップＩ−２のブロック分は処理が終了する。

第５図ステップ悄３　では、分岐条件摘出処理が行なわ
れる。このような分岐条件摘出処理は、第１４図の７０
−チャートに示される。第１４図ステップｄ１　　では
、上述したようなブロック化処理を行ない、各ブロック
化情報対（’ｔβ）、（α、β）１】「を得る。ステッ
プｄ２では変数ｊを「１」に初期化する。ステップｄ″
３　以降の処理では、分岐条件として第１ブロツク■、
第２ブロツク■、第３ブロツク■、・−・、第１３ブロ
ツク■を処理が通過する条件を求めることになる。

（１）第１ブロツクのを通る条件 第１ブロツク■は第６図に明らかなように、第１２命令
の無条件ノヤンブ命令によって処理が無条件に通過する
ブロックである。

（２）Ｐ１％２ブロック■を通る条件 第１４図ステップｄ３　　では、ｔｊ％３表を参照して
第ｊ番目（現時点ではｊ＝１）のブロック化情報Ｎ＜ｋ
。

論）を参照する。ステップｄ４では、ステップｄ３にお
けるブロック化情報対（ｋ、ｍ）において、第に命令の
分岐条件を支配するフラグを検出する。第４表によれば
、ｊ＝１のときに＝４であり、ｔＪ％１表のプログラム
の第ｋ（＝　４　）命令ｊＢＮＥＪの分岐条件を支配す
るフラグの検出を行なう、これはアーキテクチャによっ
て、各命令それ自体に規定される条件となる。すなわち
上記第４命令の場合には、ゼロ７ラグＺであ耽 ステップｄ５　　では、命令列の配列方向と反対方向に
一命令を読取る。この命令が上記フラグ（ゼロ７ラグＺ
）を変化させる命令であるかどうかのステップｄ６　　
における判断が否定であれば、ステップｄ５．ｄ６を繰
り返す。肯定であればステップｄ７　　に移り、フラグ
を変化させる命令を記憶する。

第１表のプログラムリストと第２表のＯＣＲとを参照す
れば、この命令は第３命令［ｃＭＰＡ　　ＣＯＵ　Ｎ　
Ｔ　Ｊであり、ゼロ７ラグＺを変化させる命令であるこ
とがｔｌ断される。ステップｄ８　　では、第１表のプ
ログラムリストを参照して、ゼロ７ラグＺに関する当該
第３命令中のパラメータを検出する。すなわちＰＪ３命
をはアキュムレータＡＩ：関する命令であり、パラメー
タとしてアキュムレータＡが検出される。

ステップｄ９　では、該命令が該パラメータを変化させ
る命令か否かをｔｑ断する。このｆ！断は前記アーキテ
クチャに含まれる前記ＣＣＲを参照して竹なおれる。判
断が肯定であれば、ステップｄ１０に移り当該命令が記
憶され、ステップｄｌｌ　　に移る。第３命令［ｃＭＰ
ＡＪはアキュムレータＡの内容を変化せず、ステップｄ
９　　の判断が否定となり、ステップｄｌＯを経ること
なくステップｄｌｌに移る。

ステップｄｌｌ　　では、現在検討中のブロックが第１
表のプログラムリスト中でループを構成するブロックか
どうかを判断する。現時点では、解析装ｒ！１１は第４
命令および第３命令しか認識しておらず、この判断は否
定となり、処理はステップｄ１２に移り、ステップｄ１
０　で記憶した命令が、前記パラメータの入力命令であ
るがどうかを判断する。この判断が肯定であれば、ステ
ップｄ１５に移る。一方、上記ステップｄｌｌ　　の判
断が１ｒ定であれば、ステップｄ１４　　で分岐条件に
後述するようなループ要素を追加し、処理はステップｄ
１５に移る。

ステップｄ１５　　では、当該分岐命令が第９図に示す
ような本実施例における被解析プログラムの構造におい
て、ネスティング構造に含まれるものであるかどうかを
ｔ！断する。　ｔ！断結果がｌ’を定ならば、ステップ
ｄｌＧ　　で後述するような冬スティング要素を追加し
、ステップｄ１３　　で記憶したブロック列の種類がす
べて終了したがどうかをｆ４Ｗｔシ、判断結果が１？定
であればステップｄ１７　　で分岐対のパラメータｊを
プラス１インクリメントし、処理はステップｄ３に戻る
。前記ステップｄ１５のｆ１断が否定であれば、ステッ
プｄｌＧ　　を経ることなく、処理はステップｄ１３　
　に移る。

第３＃令ｒＣＭＰＡＪについて、前記ステップｄ１２の
判断は否定となり、処理はステップｄ１９に移り、現在
検討中の命令が当該命令を含むブロックの先頭であるか
どうかを１′１断する。第３命令について？噂断結果は
否定であり、ステップｄ２０で命令列の配列方向と反対
方向に一命令を読取り、処理はステップｄ９　に移り、
前述の処理を操返す。

前記ステップｄ１９　　で１断結果がけ定ならば、ステ
ップｄ２１　　に移り、当該ブロックに処理が到達ｒる
ブロック列の！１類を記憶する。ｒなわち当該ブロック
に至るルートの種類を記憶する。ステップｄ２２　　で
は、記憶したブロック列中から−ブロック列を選択し処
理はステップｄ２０に戻る。

第１表のプログラムリストにおいて、第４命令から上述
の処理が繰り返される。このとき、第１命令［ＬＤＡＡ
Ｊを解析する段階で、ステップｄｌ。

で記憶されてｂた命令は、オペランドで記述すると、 Ａ＝Ｔ　Ｉ　ＭＥ−（ＣＯＬＩＮＴ＋　１　）　　　・
・・（２）になる。

またステップｄ１１　　の判断は肯定となり、第２式の
分岐条件にステップｄ１４　　でループ要素が付加され
、下記第３式の分岐条件が得られる。すなわちループを
０回繰返せば上記第２式は、Ａ＝Ｔ　Ｉ　ＭＥ　−（Ｃ
ＯＵＮＴ＋ｎ）　　　・・・（３）と表される。この実
行内容がループを構成する条件は、第４ｆｒｔ令で分岐
条件が成立すること、すなわちゼロ７ラグＺに関して、 ２＝０　　　　　　　　　　　　　　　　　・・・（４
）が成立する場合である。したがって上記ステップｄｌ
Ｏでは最終的に、 Ｔ　Ｉ　ＭＥ　　（ＣＯＵＮＴ＋ｎ）≠０　　・・・（
５）の条ｒトが得られる。これは第２ブロツク■を処理
が通過する条件となる。

（３）第３ブロツク■を通ろ条件 この場合、ｖＪ１表のプログラムリストにすｊいて、□
処理が第２ブロツク■に進イテしない条件、すなゎち、
上記ｔ５５式の条件の否定 Ｔ　Ｉ　ＭＥ　　（ＣＯＵＮＴ＋ｎ）＝Ｏ・・・（６）
が求めろべき条件となる。

（４）ｍ、ｉブロック■を通る条ｆ↑ ステップｄ３　　では、！５４ブロック■の最終行番号
９をブロック化情報にとする対（ｋ、翰）が、ｊ＝２の
場合として、第３表より（８，１１）として読出される
。このｒｔＳ８命介に討して、上記第２ブロツク■を通
る条件を求めた処理と同様な処理が行なわれる。ステッ
プｄ４　　では、第１表のプログラムの第ｋ（＝　８　
）命令１’ＢＭＩＪの分岐条件を支配するフラグの検出
を行なう。すなわち、上記１８命令の場合には、符号７
ラグＮである。

ステップｄ５．ｄ６では、この符号７？グＮを変化しう
る最近の命令を検索する。上記ｔＰＪ１表および第２表
を参照すれば、第７命令ＩＩ、ＤＡＢ　　ｐＯＲＴＩＪ
が対応することが検出される。ステップｄ８　　では、
この符号７ラグＮに関する第７命令中のパラメータを検
出する。すなわち第７命令はアキュムレータＢに関する
命令であり、このアキュムレータＢがパラメータとして
検出される。

ステップｄ１２　　では、パラメータとしての７キユム
レータＢの入力命令を検出する。ｆ：ｔＳ１表のプログ
ラムリストを参照すれば、上記第７命令自身が７キユム
レータＢの入力命令であることが検出される。したがっ
てステップｄ１２　　の判断は１？定となり、ステップ
ｄ１５　　でのネスティング構造判断は否となるため、
ｔＰＪ３Ｐｔ５ブロツク）〒内容をオペランドによって
表現すれば、求める分岐条件は、 ＰＯＲＴＩ　７＝Ｏ・・・（７） となる、ここで表記ｒＰＯＲＴ１７＝ＯＪは、入出カポ
−）ＰＯＲＴＩの第７ビツトが「０」となる状態を表現
する。この後、処理はステップｄ１３　　に移りｆ１断
が否定となり、＠述のような処理を経て処理はステップ
ｄ３に戻る。

（５）第５ブロツク■を通る条件 ステップｄ３では、ｊ＝３の場合としてブロック化情報
討（ｋ、曽）ミ（９，１１）が読出され、ステップｄ４
ではｆｆ１ｋ（＝９）命令ｒ１３ＥＱ　　ＮＡＮＮＯＩ
Ｊの分岐条件を支配するフラグすなわちゼロ７ラグＺが
検出される。続いてステップｄ５．ｄＧでは、このゼロ
７ラグＺを変化しうる最近の命令として、第１表および
第２表を参照して、第７命介ｒＬＤＡ［ｌＪが検出され
る。

このロード命令は７キユムレータＢにｒＰＯＲＴＩＪの
内容を読込む内容であり、このアキュムレータＢｌ：関
するゼロ７ラグＺの１ｋ文の是非が分岐条件となる。し
たがって、前述のような処理が繰り返された後、ステッ
プｄ１０　では、ＰＯＲＴＩの少なくとも１つのビット
＝１・・・（８） が得られる。この後、処理はステップｄｉ　１　　に移
り、第５ブロツク■がループ構造の一部をなすがどうか
が判断され、これは否定となる。

続くステップｄ１２　　の判断は肯定となり、ステップ
ｄ１５　　で第５ブロツク■がネスティングも３造の一
部を成すかどうかが１′可断される。第５ブロツク■は
２′ｒｆＬの冬スティング構造を構成しており、ステッ
プｔ４１６　　で上記第８式の分岐条件にネスティング
要素が付加される。

すなわち、第１２図に明らかなように、第５ブロツク■
は、第４ブロツク■を通過しなければ１達しない処理ブ
ロックであり、したがって第５ブロツク■の通過条件は
、第４ブロツク■の通過条件と上記第８式の条件との論
理積となる。ｒなわち、 ＰＯＲＴ１７＝０ かつ、 ＰＯＲＴ　１の少な（とも１つのビット＝１・・・（９
） の分岐条件が得られる。この後、ステップｔ４１３にお
いて、記憶したブロック列はないので、処理はステップ
ｄ３に戻る。

（６）第６ブロツク■を通る条件 １１４図の７０−チャートにおいて、ステップｄ３でｊ
＝４のとき、対応するプロツク化情１１に、＋＊が、Ｐ
ｔ５３表を参照して存在しないことがｔ’１　Ｍされる
。したがって、本件実施例のプログラム内容解析装置！
１は、現在のＰｔ５６ブロツクの分岐条件を、以萌の直
鎖ブロックと同一分岐条件として設定する。すなわち現
在の第６ブロツク■の分岐条件は、以１１ｑの直鎖ブロ
ックである第３ブロツク■の分岐条件、すなわち上記第
６式の条件として設定される。この後、処理は前記パラ
メータｊを＋１インクリ／ントした後に、ステップｄ３
に戻る。

（７）第７ブロツク■を通る条件 第７ブロツク■は、上記第２ブロツク■の分岐条件を考
察した段階で、第２ブロツク■と組合されてループ構造
を構成するブロックとして把握されている。したがって
第７ブロツク■の分岐条ｆ′トは、上記第３ブロツクで
挙げたループ処理の離脱条件の否定の形式の条１′トで
ある上記第５式の条件として示される。

（８）第８ブロツク■を通る条件 ｆｖＳ８ブロック■は、ｔｔＳ３表および第４表に示す
分岐ブロック情報対（８、１１）ｌ＋ｒで示される。し
たがって第１表第８命令の分岐条件より、第８ブロツク
■を処理が通る条件は、第４ブロツク■を通る条件の否
定、すなわち、 ＰＯＲＴ　　１　７＝　　１　　　　　　　　　　　　
　　・　（１０）となる。

（９）第９ブロツク■を通る条件 ｔｊＳ９ブロック■も、ｉｌｌ’＄３表およびＩ：ＩＳ
４表から分岐ブロック情＠（９、１１）ｂｒによって規
定されるブロックであり、したがって前記第５ブロツク
■を通る条件を考察した際に検討した第１表第９命令の
分岐条ｆ′Ｉ−（第８式）の否定の条件と、第４ブロツ
クｑ）を通る条件（第７式）との論理積となる。すなわ
ち、 ＰＯＲＴＩの　全ビット＝０ かつ　ＰＯＲＴｌの第７ビツト＝Ｏ・（１１）の条件が
得られる。

（１Ｇ）第１０ブロツク［相］を通る条件第１０ブロツ
ク［相］は、第６ブロツク■と分岐命令を介在すること
なく線形に続くブロックであり、したがって第１０ブロ
ツク［相］を処理が通る条件は、第６ブロツク■を通る
条件、すなわち第３ブロツク■を通る条件（上記第６式
）と同一になる。

（１１）第１１ブロツク■を通る条件 第１表のプラグラムリストがら明がなように、第１３＃
介〜第２１命令は、第１命介〜第１２命令のメインルー
チンに対する割込み処理ルーチンである。その内容から
、上記第２表の欄外に付した入力／出力の定義において
、ＰＯＲＴ２の第０ビツトに立ち上がりエツノまたは立
ち下がりエツノの信号が入力された状態を表わす割込み
ベクトルの条件、 Ｉ　ＲＱ　２　＝　（１・・・（１２）が得られる。

（１２）第１２ブロツク＠を通る条件 上記第４ブロツク■を通る条件が導出された処理と同様
な処理を経て、第１８命令［ＢＮＥＪでゼロ７ラグＺ＝
１となる条件が求められればよい。

すなわち第１８命介がらプラグラムリストをさかのぼり
、当該分岐命令を支配するフラグであるゼロ７フグＺを
変化させる最近の１！１ｙ＋を検出する。

これはｔ５１７命令でストア命令［５ＴＡＡＪが検出さ
れ、パラメータとして７キユムレータＡが検出される。

アキュムレータへの入力命令として、第１３命令でａ−
ド命令［ＬＤＤＪが検出される。したがって第１３命令
〜第１８命令の火打内部をオペランドで記述すれば、 １ｃＡＰＴｔ（Ｄ）　−ＺＣＡＰＴ（Ｄ）＋＋７）上位
ハイド＝０・・・（１３） が得られる。

（１３）第１３命介■を通る条件 この場合、第１表のプログラムリストにおいて、第１３
命令以降の処理の進行において、処理が第１２ブロツク
＠に進行しない条件、すなわち上記第１３式の条件の否
定、 １ｃＡｒ’ＴＩ（Ｄ）　−ＺＣＡＰＴ（Ｄ）＋７７）　
Ｊ：位ハイド≠。

・・・（１４） が求めるべき条件となる。

このようにして第５図ステップｍ３　　において摘出さ
れるべき分岐条件は、各ブロック■〜０を処理が通る条
件として導出された。これ以降、処理は第５図ステップ
ｍ４に移る。

ステップ輪４　では、再込み命令単位の人出方結合処理
が行なわれる。ここに言うδ込み命令とは、ストア命イ
Ｙと、オペランドの直接程ｆｉｔ命介（たとえばオペラ
ンドの数値を＋１増加させるインクリメント命令［ＩＮ
ｃＪなど）とを指す。このような命令の検出は、第１＆
のプログラムリストにおいて、各命令を読取ることによ
って直ちに実現でさる。

このような入出力の結合処理は、第１５図の７０−チャ
ートに示される。第１５図　ステップｅｌ。

Ｃ２では、第１表で示されるプログラムに対して、１ｉ
ｉｆ述したブロック化処理と分岐条件の生成処理とを行
なう。この後、ステップｅ３　　では、第１表に示され
るプログラムにおいて、書込命令が検出される。このよ
うな書込み命令としては、ｐｔｒＪ２命令１’ＩＮｃＪ
、第６命令ｊｓＴＡＡＪ、第１１命令し５ＴＡＡＪ、第
１６ｆｇ令「５ＴＸＪ、第１７命令ｒＳＴＡＡＪおよび
第２０命令「ＳＴＡΔ」が、後述するように検出される
。

（１）第２命令１−ＩＮＣＪについて 第１５図ステップｅ４　　では、当該命令に関するパラ
メータを検出する。上述した残余の書込命令、たとえば
第６命令［Ｓ　Ｔ　Ａ　Ａ　Ｊでは、このようなパラメ
ータとしてたとえばアキュムレータＡが検出されるが、
第５命令のようなメモリの直接操作命令では、本ステッ
プを行なうことなく、ステップｅ５　　で当該命令がそ
の命令の所属するブロックの先頭であるかどうかを判断
する。否定であれば、ステップｃ６　　に移って、命令
列の配列方向と反対方向に一命令を検出する。１デ定で
あればステップｅ７　　で、当該ブロックに至るブロッ
ク列のＪ＋１１類、すなわち当該ブロックに至る処理の
系統の種類を記憶する。

第２命令に関しては、第２命令を含む第２ブロツク■に
至るブロックは、上記ブロック化処理から得られた第１
２図および第１３図の処理の流れ図に示されるように、
第１ブロツク■おより第７ブロツク■である。ステップ
ｅ８　　では、このような記憶したブロック列中から−
ブロック　（たとえば第７ブロツク■）を選択し、処理
はステップｅ６に移る。

ステップｅ６　　では、選択されたブロックにおいて、
命令列の配列方向と反対方向に一命令を検出し、現時点
では第４命令１’ＢＮＥＪを検出する。これによりステ
ップｅ９．ｅｌ　１　、　ｃｌ　２の判断は、それぞれ
すべて否定であり、したがって処理はステップｅ５　に
戻る。このようにして上述した処理を繰り返し行ない、
ステップｅ６　　で第２命令が読取られたとき、ステッ
プｅ１１　でループになったことが？ｑｌ！され、ステ
ップｅ１３　　でループ要素が追加される。すなわちｔ
ｊＳ２命令の実行内容は、Ｃ０ＵＮＴ←Ｃ０ＵＮＴ＋１
　　　　　・・・（１５）であるが、この処理がループ
構造にしたがって１１回実行される場合を想定すると、 ＣＯｔｌ　Ｎ　Ｔ　４−　ＣＯＵ　Ｎ　Ｔ　＋　ｎ　　
　　　・・・（１６）となる。これが第２命介の実行内
容の一般形である。

このときの火打条件は、上記ｆｊＳ７ブロツク■を通る
条件、すなわち上記第５式の条件となる。したがってｒ
ｊｔＪ２命令に関しては、 ｉｆＴＩＭＥ−（Ｉｌ＋Ｃ０ＵＮＴ）；１’０ｔｂｃｎ
　　Ｃ０ＵＮＴ　−Ｃ０ＵＮＴ＋ｎ　　　　　　　　　
−（１７）となる。

（２）第６命令について ステップｅ３　　では、次の書込命令である第６命令を
検出し、ステップｅ４　　で第６命令に関するパラメー
タすなわちアキュムレータＡを検出する。

ステップｅ５のｔ１断は否定となり、ステップｅ６でｔ
ｊＳ５命令［ｃＬＲＡＪを検出する。

ステップＣ９では、この第５命令が上記パラメータであ
る７斗ユレータＡを変化させる＋！ｉ７令であることが
判断され、ステップｅｌＯで第５命令が記憶される。ス
テップｅｌ　１　　では、当該第５命令がループ構造に
含まれないことが判断され、ステップｅ１２　　では、
第５命令が７キユムレータへの入力命令であることが判
断される。この後、ステップｅ１４　　のｔ’！断で肯
定となり、処理はステップｅ１５に移る。

したがって実行内容は、 Ｃ０ＵＮＴ、−０・・・（１８） となり、χ行条ｆ１−は、処理が第３ブロツク■を通る
条件、すなわち上記第６式で示される条件と同−になり
、これらを整理すれば、 ｉｆ　　　ＴＩＭＥ　−（ｎ＋　Ｃ０ＵＮＴ）＝　０Ｌ
ｌｔｅｎ　　Ｃ０ｔｌＮＴ←Ｏ−（１９）の結果が得ら
れる。

（３）第１１命警について 第１１命令については、第１５図に示されるステップｃ
３　　で当該命令が検出された後、ステップｅ４　　で
パラメータとして７キユムレータＡが検出されるゆステ
ップｅ５　　では、上記第３表および第４＆を参照して
、第１１命令がＩ：Ａａプａツク■の先頭であることが
１９断され、処理はステップｃ７に移る。このｔｌＩ断
によって、第１表のプログラムリストにおいて、第１１
命令に到達ｒるには第５ブロツク■、第９ブロツク■お
上り第８ブロツク■をそれぞれ通る３つの経路が存在す
ることが認ａされる。以下、後述する実行内容の検出と
実行条件の検出とを各経路毎に仔ない、それらの結果が
論理和として出力される。

（ア）第５ブロツク■を通る経路の場合ステップｅ４　
でパラメータである７キユムレータＡを検出し、プログ
ラムをさかのぼると、第１０命令で７キユムレータＡに
関するロード命静が検出される。ここ″Ｃ第１１命令は
、入出力ボートへの書込み６ｒＩ令であり、論理演算と
して扱う。したがって第１０命令および第１１命令によ
る実行内容は、第１表のプログラムリスト上の表現では
、ｒ’０ＲＴ１←￥８０　　　　　　　　・・・（２０
）と表現されるが、論理演算の結果としては、上記第１
０式と同等な ＰＯＲＴ１７←１　　　　　　　　・・・（１０）なる
論理式が得られる。

このときの実行条件は、第５ブロツク■を処理が通る条
件（上記第９式）と、第２ブロツク■お上り第７ブロツ
ク■からなるループを処理が離脱する条件、すなわち処
理が第３ブロツク■を通る条件（上記第６式）との論理
積となる。したがって、ｉｆ　　　ＴＩＭＥ　−（＋＋
＋　Ｃ０ＩＮＴ）＝　０ａｎｄ　　ＰＯＲＴ１７＝　０ ｉｎｄ　　ＰＯＲＴＩ≠￥００ Ｌｂｅｎ　　ＰＯＲＴ１７　←１　　　　　　　　　−
　（２１）なる論理式出力が得られる。

（イ）第８ブロツク■を通るｌ￥Ｊ６ ステツプｃ６　でプログラムをさかのけると、第６命会
でストア命１ｓＴＡＡＪが検出される。したがって求め
る文行内′αは、前述の第６命令の場合と同様にして、
ＰＯＲＴＩ←￥００が求められる。

また実行条（１−は、前述したループの離脱条件すなオ
ンち第３ブロツク■を通る条件（第６式）と、第８ブロ
ツク■を処理が通る条件（第１０式）との論Ｆ？！積で
ある。したがってこれらをまとめて、ｉｆ　　　ＴＩＭ
Ｅ−（ｎ＋Ｃ０ＵＮＴ）＝　０ａｎｄ　　ＰＱＲＴ１７
＝　１ ｔ　ｂ　ｅ　ｎ　　Ｐ　ＯＲＴ　１　←￥００　　　　
　　　　　・＜２２）の論理式出力が得られる。

（つ）第９ブロツク■を通る場合 ステップｅ４　　で検出されるパラメータは、アキ゛　
　ユムレータＡであり、第９ブロツク■を通ってプログ
ラムをさかのぼると第６命令を検出する。したがってこ
の場合の実行内容は、上記第２２式と同一であり、実行
条件はループの離脱条件すなわち第３ブロツク■を通る
条件（第６式）と、第４ブロツク■を通る条件（第７式
）と、第９ブロツク■を通る条件（第１１式）との論理
積である。したがってこれらをまとめて、 ｉｆ　　　ＴＩＭＥ　　（ｎ　＋　Ｃ０ＵＮＴ）＝　０
ａｎｄ　　　　ＰＯＲＴＩフ＝Ｏ ａｎｄ　　（ＰＯＲＴ１７”Ｏａｎｄ　ＰＯＲＴ１＝￥
００）ｔ　Ｉ＋　ｅ　ｎ　　Ｐ　ＯＲＴ　１　←￥００
　　　　　　　　　・（２３）の出力が得られる。

このようにして、第１１ｆｒｒ令に関する入出力条件の
結合処理が実現された。

（４）第１６命令について ｔｔＳ１表のプログラムリストにおいて、行番号１３〜
２１は割込みルーチンであり、行番号１〜１２のメイン
処理・ルーチンとは独立の内容となっている。したがっ
て第１５図ステップｅ４　　で第１６命令「ＳＴＸ」が
検出される。第１６命令に関して検出されるパラメータ
は、インデックスレノスタＸであり、ステップｅ６　　
でプログラムをさがのぽると第１５命令でロード命をか
検出される。したかって第１６命令に関する入出力結合
結果は、ｉｆ　　　ＩＲＱ２＝１ Ｌｂｅ＋＋　　ＺＣＡＰＴ　４−ＣＡＰＴ　１　　　　
＝（２４）の論理式出力が得られる。

（５）第１７命令「５ＴＡＡＪについて第１６命令と同
様にステップｅ４　で、パラメータとして７キユムレー
タＡを検出ｔ７１．ステップｅ６　′ｃプログラムをさ
かの＋ｒると、Ｐ１１３命令でロード命令１−ＬＤＤＪ
が検出される。したがって第１７命令でオペランド［’
ＭＭＥＪｌこストアされるのは、オペランドｒｃＡＰＴ
ｌおよ１オペランド［ＺｃＡＰＴＪの各上位バイト情報
である。また実行条件は第１６命令と同一である。した
がって二技らを整理して、 ｉｆ　　　ＩＲＱ２＝１ ｔｈｅｎ　　ＴＩＨＥ←（ＣＡＩ’ＴＩ（Ｄ）−ＺＣＡ
ＰＴ（’Ｄ）＞（ＩＩ）・・・（２５） 注：第２５式の右辺末尾の（Ｈ）は、右辺のオペランド
の上位バイトであることを示す。

（６）ｆｉ　２０命令ｒｓＴＡＡＪについて第２０命令
の場合には、Ｐｔ５１５図ステップｅ４で、当該命令に
関するパラメータすなわちアキュムレータＡを検出する
。このパラメータを決定するＲＷｒｃ７）命令をプログ
ラムをさかのぼってステップｅ６　　ｔ’検索すると、
第１９命令で７キユムレータＡに関する毘作命介ｒＤＥ
ＣＡＪが検出される。

したがって第２０命令の実行内容は、 Ｃ０ＵＮＴ−Ａ−１・・・（２６） となる。

ここで第１９命介は、第１８命令の分岐命なでゼロ７フ
グＺ＝１の場合であることを考慮すると、上記第２５式
において、 Ｔ　Ｉ　ＭＥ＝７キユムレータＡ＝０　　　・・・（２
７）の場合に相当する。したがって上記第２６式におい
て、アキュムレータＡ＝０であり、 Ｃ０ＵＮＴ←￥ＦＦ　　　　　　　　　・・・（２８）
が結論される。

その実行条件は、第１１ブロツク■お上りＰＩＳ１２ブ
ロック＠を処理が通る条件、すなわち上記第１２式およ
び第１３式で示される各条件の論Ｆ’！！積となる。し
たがってこれらをまとめれば、ｉｆ　　　ｒＲＱ２＝１ ａｎｄ　　（ＣＡＰＴＩ　（Ｄ）　　ＺＣＡＰＴ（Ｄ）
）（Ｈ）＝Ｏｔｌ＋ｅｎ　　Ｃ０ＵＮＴ←￥ＦＦ　　　
　　　　　　−（２９）が得られ、これでｆｉｔＪ１表
のプログラムリストに関して第５図ステップ亀４　の書
込み命令単位の入出力結合処理が行なわれる。

続いて、第５図ステップ輸５　で後述するようなパイル
の結合処理が行なわれる。ここに言うパイルとは、プロ
グラムリスト中におけるオペランドの直接操作命令を含
むたとえば上記ｔｊｔＪ２９式のような書込み命令が実
行されるための実行条件と実行内容との結合表記を指す
。その具体的処理内容は第１６図の７０−チャートに示
される。

上述したように、第１表のプログラムリストには６個の
書込み命令があり、第３命令には第１７式のパイルＤ７
、ｔｐｒａ命令にはｆｊＳ１９式のパイル’　　　Ｄ６
、第４命令には第２１式〜第２３式のパイルＤ３．Ｄ２
．Ｄｉ、ｔｊ％１５命令にはｆｊ％２４式のパイルＤ５
、第１７命介には第２５式のパイルＤ４、第２０命令に
は第２９式のＤ８がそれぞれ作成される。

以下、第１６図を参照して、パイル結合処理について説
明する。ステップ「１　では、ボートへの書込み命令が
ある外部出力命令パイルＤ１．Ｄ２゜Ｄ３を検出する。

ステップｆ２　　では、たとえばパイルＤ１中の未決定
パラメータを決定するパイルを検出する。すなわち、パ
イルＤ１の実行条件に関して、パラメータｒＴＩＭＥＪ
、「ｃ、０ＵＮＴＪが未決定である。

また、残余の外部出力命令パイルＤ２．Ｄ３についても
、それぞれ実行内容は異なるものの、未決定パラメータ
はパイルＤ１と同一のものが検出される。

以下、このようなパラメータを決定するパイルを検出す
る。パラメータｒＴＩＭＥＪについてはパイルＤ４が検
出され、続くステップ「３　では該パイルＤ４に含まれ
る全てのパラメータが決定されているかどうかを判断す
る。現時点ではｆｑ断結果は否定であり、処理はステッ
プｒ２　　に戻り、パラメータｒＣＡＰＴ　ＩＪ、ｒＺ
ＣＡＰＴＪを決定するパイルを検出する。このとき第５
パイルＤ５が選ばれる。このときステップｒ３　　では
、全パラメータが決定されたことがｔｑ断され、処理は
ステップ「４に移り、外部出力命令パイルが終了したか
どうかをｔｌＩ断ｒる。現時ツユでは外部出力命令パイ
ルＤ１のみを検討しており、判断結果は否定となり、処
理はステップｆ１　　に戻る。

これ以降、パイルＤ２．ｌ’）３が外部出力命令パイル
として検出され、それぞれについて前述の場合と同様な
処理が行なわれる。パイルＤ１〜Ｄ３では、未決定のパ
ラメータは共通であり、したがってステップｆ２　　で
は同一内容の処理が行なわれる。このようにしてパイル
Ｄ３に対するパイル結合が終了した後、ステップｒ４　
　では判断結果が肯定となり、ステップｆ５に移って第
１７図（１−１）−（３−３）のパイル結合結果が出力
される。このようにしてｔｓｓ図ステップ輸５　のパイ
ルの結合処理が終了する。

以上のように本実施例では、第５図ステップ曽３以降の
分岐条件摘出処理などを行なうに先だって、第５図ステ
ップ鵠１　の流れ構造の解析処理を行なうようにした。

したがってプログラム中の分岐命令や分岐先命令が事前
に明らかとなり、ＯＣＲなどの制御情報は、これらの命
令に関してのみ記憶すればよい。したがって被解析プロ
グラムの動作内容を分析するに当り、たとえばＣＣＲを
全＃今にわたって記憶する必要がなく、装置に要求され
る記憶′Ｉ！量を格段に削減できる。

上述したように被解析プログラムの動作内容を解析して
、第１７図示のようなパイル結合出力を行なう解析装置
１において、第２Ｉ２Ｉ示の記憶領域１０のアーキテク
チャ記憶′ｆＩｉ域１０ａには、第１表に示すような被
解析プログラムを構成する命令の種類毎に、その実行時
間が記憶されている。たとえば第１命令［ＬＤＡＡＪは
３／ｊｓ、また第２ｆｒＩ令ｊｌＮｃＪは６μｓなどの
ごとくである。したがって、このような記憶内容を順次
読取ることによって、ｍ１表に示されるプログラムに関
して、所望の命令行の組合わせからなる命令列の実行時
間を算出することができる。すなわち、第５図ステップ
峻１０の実行時間表示処理が実現される。

以下、説明の簡略のため、下記第５表に示すプログラム
例を用いて実行時間算出動作について説明する。

第　５　表 また、このような実行時間算出処理を実現する手順は、
第１８図の７０−チャートに示される。

第１８図を併せて参照して、ステップ８１　　では、第
５表のプログラム例における分岐命令が検出され、この
場合、第２命令および第５命令がそれぞれ検出される。

このような分岐命令の検出は、被解析プログラムの各命
令を第１命令から順次読取り、読取られた命令が分岐命
令であるがどうかを解析装ｒ！１１のアーキテクチャ記
憶領域１０ａを参照しつつ判断することなる。このとき
解析装置１はステップｇ２　　において、読取られた各
命令毎にアーキテクチャ記ｍ領域１０ａに記憶されてい
る各実行時間をそれぞれ読出す。

ステップｇ３　　では、当該被解析プログラムの全命令
行が読取られたがどうかを７１断し、最終行を読取るま
で前記ステップｇ１〜ｇ３の処理をａ返す。

ステップｇ３の判断が肯定となればステップｇ４に移り
、当該被解析プログラムにおける処Ｊ！！！経路を検出
する。すなわち任意のプログラムには、それに含まれる
分岐命令によって複数の種類の処理経路が存在する。す
なわち分岐命令が単−個であれは処理経路は２種類ある
ことが想定され、一般に、分岐命令がＮ［あれば処理経
路は最大２　個あることが想定される。第５表の被解析
プログラム例では、この処理経路はｆｊＳ１９図に示す
ように行番号１．２．３からなる処理経路ａと、行番号
１，２゜４．５．７からなる処理経路すと、行番号１．
２．４　。

５＋　６．７からなる処理経路Ｃとからなる。

すなわち第１８図ステップｇ４　　では、このような処
Ｐ！、ｎ路ａ、ｂ　ｔｃが検出されることになる。ステ
ップ８５　　では、実行時間を算出すべき処理経路およ
びその処理経路中における実行の範囲を設定する。すな
わち実行時間の算出は、たとえば処理経路すにおいて、
その全命令行に関して行なわれてもよく、命令性１＋２
＋４＋５について行なわれてもよい。

次にステップｇ６　　て・は、被解析プログラムにおい
て主プログラムに対し、割込処理を打なうルーチンが存
在するならば、この割込数を算定する。

第５表のプログラム例では、このような割込ルーチンが
存在しないため、割込数は算定されない。

なお本ステップについては、後述する。ステップ８７で
は、ステップｇ２で第５表に示すような命令毎の実行時
間をすでに読取っており、これを積算する。今、第１９
図に示す処理経路ａ、ｂ、ｅの全経路にわたって実行時
間を計算する場合、処理経路ａでは１１μｓ１処理経路
ｌ）では２０μＳ、処Ｐ１経路Ｃでは２６μｓの積算結
果がそれぞれ得られる。

ステップ８８　　では、各処理経路に閃して直達したよ
うなパイル結合処理を行ない、得られたパイルと箭記積
算結果とを結合して出力する。この出力は、処理経路ａ
ｔｂ、　ｅの各場合に対応して、下記第３０式〜３２式
のように出力されてもよい。

（Ａｌ路ａ） ｉｆ　　　Ｆ　Ｌ　Ａ　Ｇの第７Ｂｉｔ＝１ｔｈｅｎ　
　１１　μｓ　　［Ｍ　Ｉ　Ｎ　］　　　　　　−（３
０）（経路１３） ｉｆ　　　ＦＬＡＧの第７　Ｂ　ｉｔ＝　１ａｎｄ　　
Ｃ０ＵＮＴ＋１≠Ｏ ｔｌ＋ｅｎ　　２０μＳ　　　　　　　　　　　　・（
３１）（経路Ｃ） ｉｆ　　　Ｆ　Ｌ　Ａ　Ｇ〜の第７　Ｂ　ｉｔ＝　１ａ
ｎｄ　　Ｃ０ＵＮＴ＋１＝Ｏ ｔｌ＋ｅｎ　　２　Ｇ　μｓ　　［Ｍ　Ａ　Ｘ　］　　
　　　　−（３２）またこのような出力結果を第２０図
に示すようなヒストグラムの形式で出力してもよい。第
２０図のヒストグラムの横軸は実行時間であり、縦軸は
処理経路の数である。

一力、第１８図ステップｇ６　　において、割込数を算
定する処理が実行される場合について説明する。彼角イ
析プログラムに関して、主ルーチンと、これに所定の条
件のもとで割込処理を訂なう割込ルーチンとが存在する
場合、主ルーチンと割込ルーチンとの実行時間とは、そ
れぞれ上述したような処理手順で算出することができる
。−）７　、主ルーチンに割込ルーチンが割込むタイミ
ングの最大数は、主ルーチンの最大実行時間を割込周期
の最小時間で除して得られた商に１を加えたものである
。すなわち主ルーチン、割込ルーチンおよび割込周期の
最大時間および最小時間が下記第６表の場合を例に想定
する。

（以下余白） ｆｊｓＧ　　　　　表 （単位；μｓ） このとき割込回数の最大値は、〃ウス記号［］を用いて
、 （３００／２５０］＋１＝２　　　　　　・・・（３３
）と算出される。したがって主ルーチンに対する割込処
理を想定した場合の第６表から得られる最大実行時間は
５４０μｓとなり、最小時間は主ルーチンに対する割込
処理が１度も行なわれない場合である。したがって２７
０μＳとなる。このようにして被解析プログラムに関し
て、任意の処理経路の任意の範囲の実行時間を容易に知
ることができる。

効　　果 以上のように、本発明に従えば、被解析プログラムの任
意の処理経路と火付範囲を指定することによって、容易
にその実行時間を知ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のプログラム内容解析装置１
の構成を示すブロック図、第２図は解析′ｖｃ置１の記
憶領域１０の構成を示すブロック図、ｔｔＳ３図はプロ
グラム内容解析装置１の基本的動作を示す７０−チャー
ト、第４図は表示装置５の表示例を示す図、第５図は解
析装ｒ！１１のプログラム内容解析処理手順を示す７０
−チャート、第６図および第７図は被解析プログラム例
の動作内容を示１７０−チャート、第８図は流れ構造の
解析処理手順を示す７０−チャー）、ｍ９図は流れ構造
の解析処理結果を示す系統図、第１０図はブロック化処
理手順を示す７０−チャート、第１１図はブロック化処
理の中間結果を示す系統図、第１２図および第１３図は
ブロック化処理結果を示す系統図、第１４図は分岐条件
摘出処理手順を示す７０−チャート、第１５図は入出力
結合処理手順を示す７０−チャート、第１６図はパイル
結合処理手順を示す７０−チャート、第１７図はパイル
結合処理結果を示す系統図、ｆｉＳ１８図はプログラム
の実行時間を算出する処理を説明する７０−チャ−１・
、第１９図は第５表のプログラム例の処理経路の種類を
示す図、第２０図は実キテ時間算出処理の出力例を示す
グラフである。 １・・・プログラム内室解析Ｖ装置、２・・・磁気テー
プ装置、３・・・磁気ディスク装置、４・・・内部記ｔ
ａ装置、５・・・表示装置、８・・・処理装置、１０・
・・記憶領域、１０ａ・・・アーキテクチャ記憶領域 代理人　　弁理士　画数　圭一部 第３図 第４図 第５図 第　６図 メインルーチンへ 第８　図 １３−−一−１’１込 第１０図 第１１図 第１２図　　　　　第１３図 第１６図 趣等

Claims (1)

1. 【特許請求の範囲】 機能語のみまたは機能語とオペランドとの組合わせなど
   から成る命令列に想定される処理経路を検出し、 処理経路毎に命令列の範囲を設定し、 該範囲の命令列を実行するに要する時間を算出するよう
   にしたことを特徴とするプログラム内容解析装置。