JPS63316977A - Cyclical type noise reduction device - Google Patents

Cyclical type noise reduction device

Info

Publication number
JPS63316977A
JPS63316977A JP62153143A JP15314387A JPS63316977A JP S63316977 A JPS63316977 A JP S63316977A JP 62153143 A JP62153143 A JP 62153143A JP 15314387 A JP15314387 A JP 15314387A JP S63316977 A JPS63316977 A JP S63316977A
Authority
JP
Japan
Prior art keywords
video signal
field
noise reduction
output video
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62153143A
Other languages
Japanese (ja)
Inventor
Kunio Iwaibana
岩井花 邦男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP62153143A priority Critical patent/JPS63316977A/en
Publication of JPS63316977A publication Critical patent/JPS63316977A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To realize noise reduction provided with respective advantage of both systems, by forming a delay output video signal by mixing a frame delay output video signal and a field delay output video signal with an appropriate ratio corresponding to the size of a field differential signal. CONSTITUTION:A cyclical type noise reduction device 11 mixes the frame delay output video signal receiving the delay of a frame period by line delay circuits 15-16 with the field delay output video signal receiving the delay of a field period falsely by the delay circuits 15 and 17 with the appropriate ratio corresponding to the size of the field differential signal by coefficient circuits 21 and 20, and forms the delay output video signal. In such a way, the generation of flicker is suppressed by giving priority on field cyclical type noise reduction when the field differential signal is larger, and deterioration in resolution at vertical edge part is suppressed by giving the priority on frame cyclical type noise reduction when the field differential signal is smaller.

Description

【発明の詳細な説明】 1産業上の利用分野] この発明は、画像中位間の相関の(T無を利用して雑音
を低減する巡回型雑音低減装置に関する。
DETAILED DESCRIPTION OF THE INVENTION 1. Field of Industrial Application] The present invention relates to a cyclic noise reduction device that reduces noise by using the correlation between intermediate images.

[従来の技術1 映像信号のフィールド相関又はフレーム相関を利用して
雑音を低減する雑音低減装置のうち、画像メモリを遅延
り段として用い、雑音低減対象を巡回させることで等価
的に複数の画像メモリを用いたのと同じ効果を得ること
のできる巡回型雑音低減装置は、非巡回型に比べて低コ
ストで製造できる魅力がある。
[Prior art 1] Among noise reduction devices that reduce noise by using field correlation or frame correlation of video signals, an image memory is used as a delay stage and the noise reduction target is circulated to equivalently reduce noise in multiple images. A cyclic noise reduction device that can achieve the same effect as using a memory has the advantage of being cheaper to manufacture than a non-cyclic noise reduction device.

第4図に示ケ従来の巡回型雑音低減装置1は、人力映像
信号を、係数Kがlに満たない係数器2を挟む一対の減
算器3.4に被減算入力として供給4”るとともに、減
算器4から得られる出力映像信号を、1フイールドごと
に交ηに262ライン期間か263ライン期間の遅延を
行う遅延器5を介して減算器3の減算人力とする構成を
とる。従って、人力映像信号は、減算器3と係数42を
通過したのら減算器4にて原信号から減算されることで
(+−K)倍され、一方減算器4の出力で遅延器5にて
遅延された遅延出力映像信号は、減算器3と係数器2及
び減算′54を通ることでに倍される。この場合、減算
器3から得られる人力映像信号と遅延出力映像信号の差
分信号は、動きのある映像はどレベルが大であり、動き
の激しい映像では、堆音低^λ効果を上げようとして係
数Kを大に設定するほど、残像時定数は大となる。
The conventional cyclic noise reduction device 1 shown in FIG. , the output video signal obtained from the subtracter 4 is input to the subtracter 3 through a delay device 5 which delays the output video signal by 262 line periods or 263 line periods by alternating η for each field.Therefore, After passing through the subtracter 3 and the coefficient 42, the human video signal is multiplied by (+-K) by being subtracted from the original signal in the subtracter 4, and on the other hand, the output of the subtracter 4 is delayed in the delay device 5. The delayed output video signal thus obtained is multiplied by passing through the subtracter 3, the coefficient unit 2, and the subtracter '54.In this case, the difference signal between the manual video signal and the delayed output video signal obtained from the subtracter 3 is A moving image has a high level, and for a moving image, the larger the coefficient K is set in an attempt to increase the sound reduction effect, the larger the afterimage time constant becomes.

]発明が解決しようとする問題点1 上記フィールド相関を利用する従来の巡回型雑音低減装
置lは、例えば第5図(A)に示したような、走査線を
斜めに横切る斜線エツジをもつ画像に対しては、巡回型
雑音低域が逆効果となり、斜線エツジ部分にて偽信号が
発生Vる結果、同図(r()に示したように、画像中の
斜線エツジ部分かSざ5ざな階段波形と化し、不自然な
印象を与える問題を抱えていた。これは、ライン相関の
ない部分での巡回型雑音低域にともなう偶数フィールド
と奇数フィールドの信号どうしの混合により、偽信号が
形成されるために起こるもので、遅延器5における遅延
期間を、垂直走査周期で262ライン期間と263ライ
ン期間に交互に切り替えるフィールド相関方式巡回型雑
音低減装置1にとって、避けることができない本質的な
欠陥であるとされていた。
]Problem to be Solved by the Invention 1 The conventional cyclic noise reduction device using the field correlation described above cannot be used to reduce images having diagonal edges that cross the scanning line diagonally, as shown in FIG. 5(A), for example. , the low-frequency cyclic noise has the opposite effect, and false signals are generated at the diagonal edge portions. As a result, as shown in the same figure (r The problem was that the waveform turned into a rough staircase waveform, giving an unnatural impression.This was caused by the mixing of the even and odd field signals due to the low frequency cyclic noise in the part with no line correlation, resulting in false signals. This is an unavoidable and essential phenomenon for the field correlation type cyclic noise reduction device 1, which alternately switches the delay period in the delay unit 5 into a 262-line period and a 263-line period in the vertical scanning period. It was considered defective.

これに対し、フィールド相関利用のような斜線上ソノ部
分で偽信号が発生しないフレーム相関利用の巡回型雑音
低減装置も提案されているが、このものは、フィールド
相関利用の巡回型雑音低減装置!に比較して残像時定数
が人であるため、動きの激しい画像では残像が日立らや
すく、またフレーム相関を利用した雑音低減では、フレ
ーム周波数の雑音成分に関しては低域効果をもたないた
め、例えばフィールドごとにヘッドを切り替えつつ記録
又は1ff生ずる2ヘツド磁気記録111生装置の+I
G生出力出力給した場合、フレーム周期のフリッカ成分
等を除去することができない等の問題点があった。
On the other hand, a cyclic noise reduction device using frame correlation that does not generate false signals in the diagonally shaded portion, such as using field correlation, has been proposed, but this one is a cyclic noise reduction device that uses field correlation! Since the afterimage time constant is human compared to , afterimages are more likely to occur in images with rapid movement, and noise reduction using frame correlation does not have a low-frequency effect on frame frequency noise components. For example, +I of a 2-head magnetic recording 111 production device that records while switching heads for each field or generates 1ff.
When the G raw output is supplied, there are problems such as the inability to remove flicker components of the frame period.

[問題点を解決するための手段J この発明は、上記問題点を解決したものであり、人力映
像信号に画像単位に相当する遅延を施した遅延出力映像
信号を加算し、雑音の低減された出力映像信号を得る巡
回型雑音低減装置であって、フレーム期間の遅延を受け
たフレーム遅延出力映像信号とフィールド期間の遅延を
受けたフィールド遅延出力映像信号を、フィールド差信
号の大小に応じた適宜比でもって混合し、前記遅延出力
映像信号を形成する遅延器を設けて構成したことを特徴
とするものである。
[Means for Solving the Problems J This invention solves the above problems, and adds a delayed output video signal obtained by delaying the video signal corresponding to the image unit to the human-powered video signal, thereby producing a signal with reduced noise. A cyclic noise reduction device that obtains an output video signal, which outputs a frame-delayed output video signal delayed by a frame period and a field-delayed output video signal delayed by a field period, as appropriate depending on the magnitude of the field difference signal. The present invention is characterized in that it is configured by providing a delay device that mixes the signals at a ratio and forms the delayed output video signal.

「作用」 この発明は、フレーム期間の遅延を受けたフレーム遅延
出力映像信号とフィールド期間の遅延を受けたフィール
ド遅延出力映像信号を、フィールド差信シシ・の大小に
応じた適宜比でもって混合することで遅延出力映像信号
を形成し、フレーム巡回型雑音低減方式とフィールド巡
回型雑音低減方式の8長所を1にね備えた雑音低減を行
う。
"Operation" This invention mixes a frame-delayed output video signal delayed by a frame period and a field-delayed output video signal delayed by a field period in an appropriate ratio depending on the magnitude of the field difference signal. This forms a delayed output video signal, and performs noise reduction that combines the eight advantages of the frame cyclic noise reduction method and the field cyclic noise reduction method.

[実施例1 以ド、この発明の実施例について、第1図ないし第3図
を参照して説明4”る。第1図は、この発明の巡回型雑
り低減装置の一実施例を示す回路構成図、第2,3図は
、第1図に示した係数器と係数制御回路の各人・出力特
性図である。
[Embodiment 1] Hereinafter, an embodiment of the present invention will be explained with reference to FIGS. 1 to 3. FIG. 1 shows an embodiment of the cyclic noise reduction device of the present invention. The circuit configuration diagrams, FIGS. 2 and 3, are individual/output characteristic diagrams of the coefficient unit and coefficient control circuit shown in FIG. 1.

第1図中、巡回を雑音低域装置IIは、フィールド巡回
型雑音低減方式とフレーム巡回型雑音低減方式を組み合
わせたものであり、遅延出力映像部S)を人力映像信号
から減算するための減算器は、フィールド巡回ループ用
とフレーム巡回ループ用に12と13の2個が用意しで
ある。また、出力映像信号の遅延に用いる遅延器14は
、262ライン遅延回路15.16を重ライン遅延回路
+7を挟んで直列接続した構成をとり、これら3個の遅
延回路15,17.16によりフレーム遅延が行われる
。また、262ライン遅延回路15の出力と1ライン遅
延回路17の出力を加算″Z+ 18にて加算し、係数
回路19にて1/2倍することでライン内挿による疑似
的なフィールド遅延が行われるようにしである。減算器
12.13は、それぞれ係数回路19と262ライン遅
延回路16の出力を減算入力とするわけであるが、それ
ぞれの出力は、互いに相補的な係数にとI−Kをもつ係
数回路20.21により係数倍され、さらに加算器22
にて加算されることで、フィールド遅延出力映像信号と
フレーム遅延出力映像信号が適宜比率でもって混合され
た遅延出力映像信号が形成される。なお、加算器22の
出力は減算器4の紘算入力とされる。
In Fig. 1, the cyclic noise low-band device II is a combination of a field cyclic noise reduction method and a frame cyclic noise reduction method, and performs subtraction to subtract the delayed output video part S) from the human video signal. Two devices, 12 and 13, are prepared for the field cyclic loop and the frame cyclic loop. Further, the delay device 14 used for delaying the output video signal has a configuration in which 262 line delay circuits 15 and 16 are connected in series with a double line delay circuit +7 in between, and these three delay circuits 15 and 17 and 16 are used to delay the frame. A delay is made. Also, by adding the output of the 262-line delay circuit 15 and the output of the 1-line delay circuit 17 at the addition "Z+18" and multiplying by 1/2 at the coefficient circuit 19, a pseudo field delay due to line interpolation is performed. The subtracters 12 and 13 use the outputs of the coefficient circuit 19 and the 262-line delay circuit 16 as subtraction inputs, respectively, and the outputs of each subtractor 12 and 13 are inputted into coefficients complementary to each other. The coefficient is multiplied by the coefficient circuits 20 and 21 having
By adding the field delayed output video signal and the frame delayed output video signal at an appropriate ratio, a delayed output video signal is formed. Note that the output of the adder 22 is used as the summation input of the subtracter 4.

また、遅延器14は、減算’a I 2に絶対値回路2
3を接続し、この絶対値回路23によりフィールド相関
の大小を判別するとともに、ライン遅延回路17の人力
と出力の差分をとる減算器24にも絶対値回路25を接
続し、この絶対値回路25によりライン相関の大小を判
別する構成としである。そして、これら絶対値回路23
.25により判別したフィールド差信ぢ・ΔF或はライ
ン差信号Δ1.を、係数器26と係数制御回路27に供
給ケるごとで、係数回路20.21の係数にとl−Kを
相補的に切り替える構成としである。
Further, the delay device 14 connects the absolute value circuit 2 to the subtraction 'a I 2.
3 is connected, and the absolute value circuit 23 determines the magnitude of the field correlation, and the absolute value circuit 25 is also connected to the subtracter 24 that takes the difference between the human power and the output of the line delay circuit 17. The configuration is such that the magnitude of the line correlation is determined by the following. These absolute value circuits 23
.. 25, the field difference signal ΔF or line difference signal Δ1. The configuration is such that l-K is complementary to the coefficient of the coefficient circuit 20.21 each time it is supplied to the coefficient unit 26 and the coefficient control circuit 27.

係数器26は、絶対値検出回路23の出力ΔFを人力と
し、絶対値検出回路の出力Δ!、に応じた係数kを乗す
るしのであり、出力ΔLと係数にの関係は、第2図に示
したように、右肩下がりの特性としである。係数制御回
路27は、係数器26の出力にΔFを人力とし、その値
に応じて係数回路20.21の係数に、1−Kを相補的
に切り替えるものであり、その人・出力特性は、第3図
に示した通りである。このため、巡回型雑音低減装置1
1の基本動作としては、絶対値回路23が検出゛4゛る
フィールド差信号ΔFが人である場合、係数制御回路2
5が係数Kを大とし係数1−Kを小と4゛ることで、フ
ィールド巡回型雑音低減を優先し、フレーム巡回型雑音
低減方式で問題となる2ヘツド磁気記録11■生装置の
+M生出力に対するフリッカの発生を抑制する。またそ
の逆に、絶対値回路23が検出するフィールド差信号Δ
Fが小さい場合には、係数制御回路25が係数Kを小と
し係数1−Kを大とすることで、フレーム巡回型雑音低
^λを優先し、モ直エツジ部分での解像度劣化を抑制−
4”ることかできる。
The coefficient unit 26 uses the output ΔF of the absolute value detection circuit 23 as human power, and outputs Δ! of the absolute value detection circuit 23! , and the relationship between the output ΔL and the coefficient is a downward sloping characteristic as shown in FIG. The coefficient control circuit 27 inputs ΔF into the output of the coefficient unit 26 and complementarily switches 1-K to the coefficient of the coefficient circuit 20.21 according to the value, and its output characteristics are as follows. As shown in FIG. For this reason, the cyclic noise reduction device 1
As for the basic operation of No. 1, when the field difference signal ΔF detected by the absolute value circuit 23 is human, the coefficient control circuit 2
By setting the coefficient K to be large and the coefficient 1-K to be small by 4, priority is given to field cyclic noise reduction, and the +M generation of the two-head magnetic recording 11. Suppress the occurrence of flicker on the output. Conversely, the field difference signal Δ detected by the absolute value circuit 23
When F is small, the coefficient control circuit 25 makes the coefficient K small and the coefficient 1-K large, giving priority to low frame cyclic noise ^λ and suppressing resolution deterioration at the direct edge portion.
I can do 4” things.

なお、絶対値回路25の出力であるライン差信号ΔLが
大となるほど、係数器26の係数には小さくなるため、
それだけフィールド差信号にΔFも小とされ、垂直エツ
ジ部分での残像発生がより効果的に抑制されることにな
る。
Note that the larger the line difference signal ΔL, which is the output of the absolute value circuit 25, the smaller the coefficient of the coefficient multiplier 26 becomes.
ΔF in the field difference signal is correspondingly reduced, and the occurrence of afterimages at vertical edge portions can be suppressed more effectively.

このように、上記巡回型雑音低減装置11は、ライン遅
延回路+5.17.16によりフレーム期間の遅延を受
けたフレーム遅延出力映像信号と、遅延回路15.17
により疑似的にフィールド期間の遅延を受けたフィール
ド遅延出力映像信号とを、相補的に係数が切り替えられ
る係数回路21゜20と加算器22により、フィールド
差信号の大小に応じた適宜比でもって混合し、遅延出力
映像信号を形成する構成としたから、フレーム巡回型雑
音低減方式とフィールド巡回型雑音低減方式の各長所を
兼ね備えた雑音低減が可能であり、例えばフィールド差
信号が人であるような場合は、フレーム巡回型雑音低減
方式で問題となる2ヘツド磁気記録再生装置の11生出
力に対するフリッカの発生を、フィールド巡回型雑音低
減を優先することで、良好に抑制することができ、また
その逆にフィールド差信号が小さい場合には、フレーム
巡回型雑音低減を優先することモ、前向エッノ部分での
解像度劣化を抑制するごとができる。
In this way, the cyclic noise reduction device 11 receives the frame delayed output video signal delayed by the frame period by the line delay circuit +5.17.16 and the delay circuit 15.17.
The field-delayed output video signal which has been pseudo-delayed by the field period is mixed by the coefficient circuits 21 and 20 whose coefficients are complementary switched and the adder 22 at an appropriate ratio depending on the magnitude of the field difference signal. However, since it is configured to form a delayed output video signal, it is possible to perform noise reduction that combines the advantages of the frame cyclic noise reduction method and the field cyclic noise reduction method. In this case, by prioritizing field cyclic noise reduction, it is possible to effectively suppress the occurrence of flicker on the 11 raw output of a two-head magnetic recording/reproducing device, which is a problem with the frame cyclic noise reduction method. Conversely, when the field difference signal is small, it is possible to prioritize frame cyclic noise reduction and suppress resolution deterioration in the forward eno portion.

また、係数制御回路27に供給されるフィールド差信号
ΔFを、ライン差信号ΔLにもとづいて制限するように
したので、ライン間で段差をもつ前向エツジ部分での解
像度劣化を、効果的に防■Lすることができる。
Furthermore, since the field difference signal ΔF supplied to the coefficient control circuit 27 is limited based on the line difference signal ΔL, resolution deterioration at the forward edge portion where there is a step between lines can be effectively prevented. ■I can do L.

[発明の効果] 以1−説明したように、この発明は、フレー11期間の
遅延を受けたフレーム遅延出力映像信号とフィールド期
間の遅延を受けたフィールド遅延出力映像信号を、フィ
ールド差信号の大小に応じた適宜比でもって混合し、遅
延出力映像信号を形成する構成としたから、フレーム巡
回型雑音低減装置とフィールド巡回型雑音低減方式の谷
長所を兼ね備えた雑音低減が可能であり、例えばフィー
ルド差信号が人であるような場合は、フレー!、巡回型
雑音低減方式で問題となる2ヘツド磁気記録1す生装置
の111生出力に対するフリッカの発生を、フィールド
巡回型雑音低減を優先することで、良好に抑制すること
ができ、またその逆にフィールド差信−シ・が小さい場
合には、フレーム巡回型雑音低減を優先することで、垂
直エツジ部分での解像度劣化を抑制することができる等
の優れた効果を奏ケる。
[Effects of the Invention] As described in 1-1 above, the present invention allows a frame-delayed output video signal delayed by 11 frame periods and a field-delayed output video signal delayed by a field period to be output based on the magnitude of the field difference signal. Since the configuration is such that a delayed output video signal is formed by mixing at an appropriate ratio according to the If the difference signal is like a person, Hurray! By prioritizing field cyclic noise reduction, it is possible to effectively suppress the occurrence of flicker on the 111 raw output of a two-head magnetic recording device, which is a problem with the cyclic noise reduction method, and vice versa. When the field difference signal is small, priority is given to frame cyclic noise reduction, and excellent effects such as being able to suppress resolution deterioration at vertical edge portions can be achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明の巡回型雑音低減装置の一実施例を
示す回路構成図、第2.3図は、第1図に示した係数器
と係数制御回路の各人・出力特性図、第4図は、従来の
巡回型雑音低減装置の一例を示す回路構成図、第5図は
、第4図に示した従来の巡回型雑音低減装置の問題点を
説明するための画像を示す図である。 11、1巡回型雑音低減装置、14...遅延器、20
.2+、、、係数回路、22.、、加算器、23.、、
絶対値回路、27.、、係数制御回路。
FIG. 1 is a circuit configuration diagram showing an embodiment of the cyclic noise reduction device of the present invention, FIGS. 2.3 are individual/output characteristic diagrams of the coefficient unit and coefficient control circuit shown in FIG. 1, FIG. 4 is a circuit configuration diagram showing an example of a conventional cyclic noise reduction device, and FIG. 5 is a diagram showing an image for explaining the problems of the conventional cyclic noise reduction device shown in FIG. 4. It is. 11. 1-cycle noise reduction device, 14. .. .. delay device, 20
.. 2+, , coefficient circuit, 22. ,,adder,23. ,,
Absolute value circuit, 27. ,,Coefficient control circuit.

Claims (1)

【特許請求の範囲】[Claims] 入力映像信号に画像単位に相当する遅延を施した遅延出
力映像信号を加算し、雑音の低減された出力映像信号を
得る巡回型雑音低減装置であって、フレーム期間の遅延
を受けたフレーム遅延出力映像信号とフィールド期間の
遅延を受けたフィールド遅延出力映像信号を、フィール
ド差信号の大小に応じた適宜比でもって混合し、前記遅
延出力映像信号を形成する遅延器を設けてなる巡回型雑
音低減装置。
A cyclic noise reduction device that obtains an output video signal with reduced noise by adding a delayed output video signal obtained by applying a delay corresponding to an image unit to an input video signal, the frame delay output being delayed by a frame period. Cyclic noise reduction comprising a delay device that mixes a video signal and a field delayed output video signal delayed by a field period in an appropriate ratio depending on the magnitude of the field difference signal to form the delayed output video signal. Device.
JP62153143A 1987-06-19 1987-06-19 Cyclical type noise reduction device Pending JPS63316977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62153143A JPS63316977A (en) 1987-06-19 1987-06-19 Cyclical type noise reduction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62153143A JPS63316977A (en) 1987-06-19 1987-06-19 Cyclical type noise reduction device

Publications (1)

Publication Number Publication Date
JPS63316977A true JPS63316977A (en) 1988-12-26

Family

ID=15555957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62153143A Pending JPS63316977A (en) 1987-06-19 1987-06-19 Cyclical type noise reduction device

Country Status (1)

Country Link
JP (1) JPS63316977A (en)

Similar Documents

Publication Publication Date Title
JPH0720265B2 (en) Video signal processing circuit
JPH0420314B2 (en)
JPS63316977A (en) Cyclical type noise reduction device
JPS63286074A (en) Cyclic noise reducing device
JPS5853826B2 (en) Image signal processing device
JPH0523672B2 (en)
JPS63234674A (en) Noise reduction device
JPS6345988A (en) Circuit for separating luminance signal and chrominance signal
JPS63292776A (en) Contour correcting device
JPH0110052Y2 (en)
JP2551113B2 (en) Noise reduction device
JP2871402B2 (en) Contour correction circuit
JPS63109667A (en) Patrolling type noise reducing device
JPS6336597B2 (en)
JPH0683483B2 (en) Comb filter
JPH0746447A (en) Contour compensation circuit
JPS62136175A (en) Noise reducing device
JPS6348970A (en) Cyclic type noise reduction device
JP3006105B2 (en) Field converter
JP3384154B2 (en) Horizontal contour enhancement signal processing circuit
JPS60102064A (en) Generating circuit of profile correcting signal
JPH01194693A (en) Method for interpolating movement adaptive scanning line
JPS604396A (en) Video signal processing circuit
JPH07110049B2 (en) Noise reduction circuit
JPH05268575A (en) Inter-field interpolation picture element generating method and circuit