JPS633167Y2 - - Google Patents
Info
- Publication number
- JPS633167Y2 JPS633167Y2 JP1977154477U JP15447777U JPS633167Y2 JP S633167 Y2 JPS633167 Y2 JP S633167Y2 JP 1977154477 U JP1977154477 U JP 1977154477U JP 15447777 U JP15447777 U JP 15447777U JP S633167 Y2 JPS633167 Y2 JP S633167Y2
- Authority
- JP
- Japan
- Prior art keywords
- cmos
- power
- power supply
- electronic
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案はCMOSのICを有する電子機器におい
て、そのCMOSの入出力を他の機器の電子回路
へ接続する場合、両機器の電源を自由にオン、オ
フしてもCMOSのICが破壊しないようにしたも
のである。
て、そのCMOSの入出力を他の機器の電子回路
へ接続する場合、両機器の電源を自由にオン、オ
フしてもCMOSのICが破壊しないようにしたも
のである。
一般に２つの電源でCMOSのICを駆動する場
合、電源の立上り時間の相異によりCMOSがラ
ツチアツプし、多量の電流がCMOSに流れて破
壊するという現象があることはよく知られてい
る。
合、電源の立上り時間の相異によりCMOSがラ
ツチアツプし、多量の電流がCMOSに流れて破
壊するという現象があることはよく知られてい
る。
すなわち、第１図ａに示すようにIC１の電源
端子を２、IC3の電源端子を４とするとき、第１
図ｂに示すように、IC１の電源端子２の印加さ
れる電源が投入時t1からV1のカーブのように立上
り、IC３の電源端子４に印加される電源が同じ
くV2のように立上り、t2の時刻においてIC１の
電源電圧に一致するような場合、t1〜t2の期間に
おいてはV1＞V2となるため、IC1の出力５からIC
３の入力６を介してIC３の電源４へ７のような
トリガー電流が流れ、この電流によりIC３に電
源４より多量の電流が流れるというラツチアツプ
現象を起してIC３を破壊に致らしめる。
端子を２、IC3の電源端子を４とするとき、第１
図ｂに示すように、IC１の電源端子２の印加さ
れる電源が投入時t1からV1のカーブのように立上
り、IC３の電源端子４に印加される電源が同じ
くV2のように立上り、t2の時刻においてIC１の
電源電圧に一致するような場合、t1〜t2の期間に
おいてはV1＞V2となるため、IC1の出力５からIC
３の入力６を介してIC３の電源４へ７のような
トリガー電流が流れ、この電流によりIC３に電
源４より多量の電流が流れるというラツチアツプ
現象を起してIC３を破壊に致らしめる。
本考案はこのような従来の欠点を除去するよう
にした電子機器を提供するものである。
にした電子機器を提供するものである。
以下本考案の一実施例について第２図とともに
説明する。第２図において、１００はCMOSの
IC１０５を有する第１の機器で、１０１は商用
電源のコンセント、１０２は電源スイツチ、１０
３は商用電源を整流して直流電圧を得る整流回
路、１０４は第１の機器１のCMOSのIC１０５
を除くすべての電子回路、２００はCMOSのIC
１０５の入出力がコード８により接続される第２
の機器で、２０１，２０２，２０３は同様にそれ
ぞれ電源コンセント、電源スイツチ、整流回路で
あり、２０４はCMOSのIC１０５が接続される
電子機器２００の電子回路である。また、
CMOSのIC１０５の電源は整流回路１０３より
ダイオード１０６を通じて供給されると同時に、
整流回路２０３からもコード９、ダイオード１０
７を介して供給されている。
説明する。第２図において、１００はCMOSの
IC１０５を有する第１の機器で、１０１は商用
電源のコンセント、１０２は電源スイツチ、１０
３は商用電源を整流して直流電圧を得る整流回
路、１０４は第１の機器１のCMOSのIC１０５
を除くすべての電子回路、２００はCMOSのIC
１０５の入出力がコード８により接続される第２
の機器で、２０１，２０２，２０３は同様にそれ
ぞれ電源コンセント、電源スイツチ、整流回路で
あり、２０４はCMOSのIC１０５が接続される
電子機器２００の電子回路である。また、
CMOSのIC１０５の電源は整流回路１０３より
ダイオード１０６を通じて供給されると同時に、
整流回路２０３からもコード９、ダイオード１０
７を介して供給されている。
したがつて、いま、電源スイツチ２０２が先に
投入され、続いて電源スイツチ１０２が投入され
たとしても、CMOSのIC１０５の電源は、ダイ
オード１０７を通じて電子回路２０４の電源とダ
イオードの順方向電圧降下を除いて全く同様の立
上りを示すため、第１図ａに７で示したように、
電子回路２０４からコード８を通じてCMOSの
IC１０５の電源へトリガー電流が流れることは
なく、いわゆるラツチアツプ現象は生じない。
投入され、続いて電源スイツチ１０２が投入され
たとしても、CMOSのIC１０５の電源は、ダイ
オード１０７を通じて電子回路２０４の電源とダ
イオードの順方向電圧降下を除いて全く同様の立
上りを示すため、第１図ａに７で示したように、
電子回路２０４からコード８を通じてCMOSの
IC１０５の電源へトリガー電流が流れることは
なく、いわゆるラツチアツプ現象は生じない。
このように本考案によれば、CMOSのICの電
源をダイオードを通じて個別の電源ラインから共
通に供給することにより、CMOSのICのラツチ
アツプを防止することができる。
源をダイオードを通じて個別の電源ラインから共
通に供給することにより、CMOSのICのラツチ
アツプを防止することができる。
第１図ａは従来の電子機器の回路図、第１図ｂ
はその動作説明図、第２図は本考案の一実施例を
示す回路図である。 １００……第１の機器、１０１……コンセン
ト、１０２……電源スイツチ、１０３……整流回
路、１０４……電子回路、１０５……CMOSの
IC、１０６，１０７……ダイオード、２０１…
…コンセント、２０２……電源スイツチ、２０３
……整流回路、２０４……電子回路。
はその動作説明図、第２図は本考案の一実施例を
示す回路図である。 １００……第１の機器、１０１……コンセン
ト、１０２……電源スイツチ、１０３……整流回
路、１０４……電子回路、１０５……CMOSの
IC、１０６，１０７……ダイオード、２０１…
…コンセント、２０２……電源スイツチ、２０３
……整流回路、２０４……電子回路。
Claims (1)
- CMOSのICを有する第１の機器と、この第１
の機器のCMOSのICの入力または出力がコード
を介して接続される電子回路を有する第２の機器
と、上記第１、第２の機器にそれぞれ設けた電源
スイツチとを備え、上記第１の機器のCMOSの
ICの電源端子に、上記第１、第２の機器の直流
電源ラインから、それぞれダイオードを介して共
通に電源を供給するようにしたことを特徴とする
電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977154477U JPS633167Y2 (ja) | 1977-11-16 | 1977-11-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977154477U JPS633167Y2 (ja) | 1977-11-16 | 1977-11-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5483361U JPS5483361U (ja) | 1979-06-13 |
| JPS633167Y2 true JPS633167Y2 (ja) | 1988-01-26 |
Family
ID=29142630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977154477U Expired JPS633167Y2 (ja) | 1977-11-16 | 1977-11-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS633167Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52436U (ja) * | 1975-06-20 | 1977-01-05 |
-
1977
- 1977-11-16 JP JP1977154477U patent/JPS633167Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52436U (ja) * | 1975-06-20 | 1977-01-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5483361U (ja) | 1979-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3348118A (en) | Battery charging circuits | |
| JPS633167Y2 (ja) | ||
| JPS5838463Y2 (ja) | 発光ダイオ−ドの点滅装置 | |
| JPS6043052U (ja) | 伝送装置 | |
| JPS6345813Y2 (ja) | ||
| GB2137443A (en) | Switching regulator circuit | |
| JPS6022573B2 (ja) | 突入電流制限回路 | |
| JPS59180711A (ja) | 電流還流回路 | |
| JPS5832352Y2 (ja) | トランスレス制御機器の出力回路 | |
| JPS5849103B2 (ja) | サイリスタのゲ−ト回路 | |
| JPS57119514A (en) | Flip-flop circuit | |
| JPS54147449A (en) | Protective circuit | |
| JPS59155614U (ja) | 安定化電源装置 | |
| JPS60189139U (ja) | タイマ装置 | |
| JPS61196312A (ja) | 直流電源回路 | |
| JPS5520040A (en) | Operation circuit for digital logic circuit | |
| JPS5825525U (ja) | 電源保護回路 | |
| JPS5696547A (en) | Multiplex transmission circuit | |
| JPS61103929U (ja) | ||
| JPH0190287U (ja) | ||
| JPH0188527U (ja) | ||
| JPS59181825A (ja) | 電流還流回路 | |
| JPS55100064A (en) | Dc-dc converter | |
| GB939174A (en) | Improvements relating to rectifier feed circuits | |
| JPS643407B2 (ja) |