JPS63314931A - 多重化信号の分岐伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は高速ディジタル回線の途中に設けられた分岐
接続装置を経由してディジタル時分割信号の送受信を行
なう分岐伝送方式に関する。

〔従来の技術〕

高速ディジタル回線を介して複数の送受信局間でディジ
タ〃時分割多重化信号の送受信を行なう伝送システムに
おいて、高速ディジタル回線の途中に設置された分岐接
続装置（ＢＵ・・・・・・以下同じ）を経由する場合に
は各送受信局に設けられるディジタル時分割多重化装置
（ＴＤＭ・・・・・・以下同じ）はＢＵを経由する際の
条件に合せて送信及び受信制御できることが必要である
。第４図は高速ディジタル回線の分岐サービスに対応す
る従来ＴＤＭの機能構成図である１図中（ロ）はデータ
端末装置（ＤＴＥ・・・以下同じ）（特に図示していな
いｅ）等からの入力信号の多重化を制御する多重化制御
回路、（ｔｏ４）は入力信号に割９つけられたタイムス
ロットに対応するアドレスを制御するアドレス・コント
ロールメモリ（ＡＣＭ・・・・・・以下同じ）　、（１
０５）はフレーム構成、フレーム同期信号分離、同期確
立、ＮＲＺ／ＣＭＩ符号変換など高速ディジタｙ回線と
のインタフェースをとる伝送路インタフェース回路、（
１０６）はＡ　ＣＭ　（１０４）の出力アドレス信号を
供給スルアトレスバヌ、（１０７）は送信データを伝送
する送信パス、（１０８）は受信データを供給する受信
パス、（１０９）および（ｌｔｏ）はＢＵを経由する際
の条件に合せて送信４号および受信４号をそれぞれ制御
する送信制御信号及び受信制御信号、（１１１−１−ｎ
）はＤＴＥ毎に対応して設けられる端末インタフェース
装置（ＤＴＩＦ・・・以下同じ）、以下は各ＤＴＩＦを
構成するもので、（１１２−１〜ｎ）アドレス・パス（
ＬＯ６）からタイムスロット毎のアドレス信号を受信し
て自装置のアドレスと一致を判断すると出力するアドレ
ス・デコーダ（ＡｄＤＥＣＯＤ・・・・・・以下同じ）
、（１１８−１＝ｎ）及び（１１４−１＝ｎ）は轟該Ａ
ｄＤＥＣＯＤ　（１１２−１−ｎ　）の出力があるとそ
れぞれ開く送信ゲー）　（５ＧＡＴＥ・・・以下同じ）
および受信ゲート（ＲＧＡＴＥ−、以下同じ）、（１１
５−１〜ｎ）はＤＴＥからのデータ信号を高速ディジタ
ル回線速度に変換する送信速度変換回路（ＳＳＣＯＮＶ
＝−以下同じ）、（ｕｅ−ｔ〜ｎ）は受信制御ゲートを
形成するＮＡＮＤゲート、（１１７−１〜ｎ　）　、（
１１８−１〜ｎ　）　、　（１１９−１−ｗｎ）はそれ
ぞれ送信々号切替回路を形成するＯＲ、ＡＮＤ及びＮＡ
ＮＤゲートである。これらは送信々号切替回路の機能説
明を分り易（するために記載するものであるｅ　　（１
２１−１〜ｎ）はＤＴＥからの送信データ（ＳＤ）等を
受信するＳＤ受信インタフェース回路（ＳＤＲＩ　Ｆ−
・・以下同じ）、（１２２−１〜ｎ）はＤＴＥへ受信デ
ータ（ＲＤ）等を送信するＲＤ送送信インタフエーロ回
路ＲＯ３ＩＦ・・以下同じ）で５ＤＲＩＦ　（１２１−
１〜ｎ　）　、　ＲＤＳＩＦ　（１２２−１−ｎ　）は
ＶシリーズあるいはＸレリーズの標準仕様に準拠してい
るものである−　　（１２８−１＝ｎ　）は”ビ符号発
生回路である。

第６図は第４図中の送信制御信号（１０９）及び受信制
御信号（１１０）の設定表の１例であって上欄にはＴＤ
Ｍが設置される局Ｍ１〜Ｍ４を、左欄には送信制御信号
（１０９）および受信制御信号（１１０）をそれぞれ設
定する対象方略側ビットグループＮｏを示す。

第６図は第５図に示すごとく送信制御信号（１０９）及
び受信制御信号（１１０）を設定した場合に各局で送受
信される信号例で、図中（１）〜（４）はＴＤＭ、（ｓ
）。

（６）は両方向分岐接続装置（ＢＵ）を示す、Ｍｌ−Ｍ
４の４局間の信号伝送を行なうためには６方路（４へ＝
６）が必要であ）従って６つの方路別ピットゲ〃−プを
設ける必要があるが、本図では高速ディジタル回線上の
信号伝送速度が７６８Ｋｂ／Ｓ　を例にとっておシ、そ
の１フレーム９６ビツトを１６ビツト（２オクテツト）
毎に分けて６つの方路ビットクループを構成し、各方略
側ビットグループには方略側を明らかにするためＡ〜Ｌ
までのグループ名を付している０例えばビットグループ
ＡはＭ１→Ｍ２　、同ＢはＭ１→Ｍ８、同ＣはＭ１→Ｍ
４、同りはＭ２→Ｍ８への伝送であることを示している
。以下同様。

ここで各ビットグループ内では信号はビット多重方式に
て多重化されている０例えばＡグループでは１〜１６ピ
ツトを使ってその方路向の信号を時分割多重している。

この場合１ビツトは８Ｋｂ／Ｓの伝送容儀があるのでＡ
グル−プとして１２ｇＫｂ／’ｓの伝送量を有している
。Ｂ、Ｌについても同様である。

次に従来装置の動作について、第４〜６図を参照しつつ
説明する。第４図ＴＤＭを仮に第６図Ｍ１局のＴ　Ｄ　
Ｍ　（１）とする０図中ＤＴ　Ｉ　Ｆ　（１１１−１）
を例にとって説明する。　ＤＴＩＦ（１１１−１）では
ＤＴＥからのデータ信号（ＳＤ等）はＳＤＲＩ　Ｆ　（
１２１−１）にて受信され、ついでＮＡＮＤゲー）　（
１１９−１）に入力される。ＮＡＮＤゲー）　（１１９
−１）は多重化制御回路Ｇ（ト）からの送信制御信号（
１０９）が°０”の時は開き、“１゜の時は閉であるの
で、もし０”であればデータ信号ハＯＲケ−）　（１１
７−１）　ヲｆｌテ５ＳＣＯＮＶ（１１５−１）に入力
される。ここでＤＴＥのデータ速度から高速ディジタμ
回線の速度に変換されて５ＧＡＴＥ　（ＵＳ−１）に入
力される。

一方ＡａＤＥｃＯＤ（ｏ２−１）がアドレスノ（ス（１
０６）からのアドレス信号を受信して自装置と判断する
とその出力によって５ＧＡＴＥ（１１８−１）及びＲＧ
ＡＴＥ（１１４−１）が開く。従って高速のデータ信号
番よ送信パス（１０７）に出力され伝送路インタフェー
ス回路（１０５）経由高速ディジタル回線に送出される
。

次のタイムヌロットではそのアドレスに対応するＤＴ　
Ｉ　Ｆ　（１１１−１〜ｎ　）のＡｄＤＥＣＯＤ　（１
１２−１〜ｎ　）が開く６例えばデータ信号が９．６Ｋ
ｂ／Ｓの場合にＣよマルチフレームを使用するので１〜
２ビツト／フレームで多重化される。２ビツト／フレー
ムの場合Ｇこは次のタイムスロ゛ソトアドレステＤ　Ｔ
　Ｉ　Ｆ　（１１１−１）が纜けてデータ信号の２ビツ
ト目を送出する。

１ビツト／フレームの場合には、ＤＴＩＦ（１１１−２
）力；他のデータ信号のビットを送出する。続けてＤＴ
Ｉ　Ｆ　（１１１−８）が次のデータ信号のビットを送
出する。送信制御信号（１０９）が°０”に設定されて
いる間ＤＴＥからの入力データ信号が方路側と・ソトグ
ループ内のビットに時分割多重化されて送出される。

第６図Ｍ１局Ｔ　Ｄ　Ｍ　（１）の送出信号中方路別ビ
ットグループ■の１〜１６ピツトにはＡ方路のデータ信
号がビット多重化されてＭ２局に伝送される。

同様に方路側ビットグループ■の１７〜３２ビツトには
Ｂ方路のデータ信号が、同■の８３〜４８ビツトにはＣ
方路のデータ信号がそれぞれ多重化されて、Ｍ８局、Ｍ
４局に伝送される。方路側ビットグループ■の４９ビツ
ト目以降については第５図設定表に従い多重化制御回路
ａｔｎからの送信制御信号（１０９）は＠ｌ°に設定さ
れるのでそのビット（仮にｍとする。）に対応するＤＴ
ＩＦ（仮ニ１１１−ｍとする）ＯＮＡＮＤゲー）　（ｔ
ｌｓ−ｍ）　ハ閉じ、ＡＮＤゲート（ｕｓ−ｍ）が開き
、”１”符号化回路（１２８−ｍ）の出力”１”がＯＲ
ゲート（１１７−ｍ）を経テＳＳＣＯＮＶ（１１５−ｍ
）に入力される。以下（１１１−１）の場合と同様にし
て当該ビットは°１”となって送出される。以下９２ビ
ツト迄”１”が伝送される。

第６図Ｍ１局Ｔ　Ｄ　Ｍ　（１）において高速ディジタ
ル回線から伝送信号が受信されると第４図伝送路インタ
フェース回路（１０５）でＣＭＩ／ＮＲＺ符号変換され
、フレーム同期が分離、同期が確立して受信データが高
速で受信パス（１０８）に供給される。

ＡｄＤＥｃｏｐ　（１１２−１）が自装置と判断し、Ｒ
ＧＡＴＥ（１１４−１）が開き、受信パス（１０８）か
らの受信データはＮＡＮＤゲート（１１６−１）に入力
される。多重化制御回路Ｏ（至）からの受信制御信号（
１１Ｇ）が°Ｏ“に設定されている間ＮＡＮＤゲー）　
（１１６−１）は開くので、受信チー　ｆｉ　ハＲ３Ｃ
０ＮＶ　（１２０−１）　ニ入力すｆ’Ｌ、ソコで高速
信号から低速信号に変換されてＲＤＳＩＦ（１２２−１
）経由ＤＴＥに対し送出される。

第６図Ｍ１局Ｔ　Ｄ　Ｍ　（１）の受信々号中方路別ビ
ットグループ■の１〜１６ビツトにはＧ方路のデータ信
号がビット多重化されてＭ２局から伝送されてくる。同
様に方路側ビットグループ■の１７〜８２ビツトにはＨ
方路のデータ信号が、方路側ビットグループ■の８８〜
４８ビツトには１方路のデータ信号がそれぞれ多重化さ
れてＭ８局、Ｍ４局から伝送されている。方路側ビット
グループ■の４９ビツト目以降については第６図設定表
のＭ１局欄に従い多重化制御回路（９）からの受信制御
信号（１１０）はｌ＠に設定されるので、そのビット（
仮にｍとする。）に対応するＤＴＩＦ　（仮に１１１−
ｍとする）のＮＡＮＤゲート（１１６−ｍ）＋、を閉じ
従ッテ受信データは受信されない、当該ビット受信は無
視される。

以下９２ビツト迄受信無視が継続する〇以上Ｍ１局のＴ
　Ｄ　Ｍ　（１）について動乍を説明したが、Ｍ２局Ｔ
　Ｄ　Ｍ　（２）ではその多重化制御回路（９）の送信
制御信号（１０９）および受信制御信号（１１０）は第
５図設定表のＭ２局欄のごとく設定しておくとＤＴＩＦ
　（１１１−１〜ｎ）各々からは方路側ビットグループ
■〜■に対応して方路側データ信号Ｇ・ａｌｌ＠１”ｅ
　ａｌｌ　”１”、　Ｄ　、　Ｅ　、　ａｌｌ　＠１’
が送出サレ、ＤＴＩＦ　（１１１−１〜ｎ）各々では方
路側ビットグループ■〜■に対応して方路別データ信号
Ａ受信、受信無視、受信無視、Ｊ受信、に受信、受信無
視となる。

以下Ｍ８局ＴＤＭ（３）、Ｍ４局Ｔ　Ｄ　Ｍ　（４）に
ついても同様に予め設定された送信制御信号（ｔｏ９）
　、受信制御信号（１１０）に従って送信々号、受信々
号が送信あるいは受信される。各ＴＤＭの多重化制御回
路（９）からの送信制御信号（１０９）　、受信制御信
号（１１０）はそれぞれ方路が固定されて設定されてい
る。

〔発明が解決しようとする問題点〕

従来の分岐中継伝送方式では、各方路別ビットグループ
対して１つの方路が割りあてられており、しかも固定さ
れていた。したがって方路毎の伝送容量は固定であシ、
例えば夜間等に各従局からみて上シ方向に多量のデータ
を送るなどの伝送容量を一時的に増大させたいという要
望に対し柔軟に対応することはできなかった。

この発明は上記問題点を解決するためになされたもので
、分岐接続装置の等速分岐の原則を守シつつ、時刻ある
いは時間帯によって変化する方路のデータｌに対し柔軟
に対処できる分岐中継伝送方式を得ることを目的として
いる。

〔問題点を解決するための手段〕

このためこの発明に係る分岐伝送方式は主局〜従局間、
従局相互間の方路別ビットグループの全てあるいはその
一部を一時的に特定従局〜主局間に割りあて、かつ時該
によって順次対象とする従局を変化させる時刻パターン
を設定し、時刻パターンに応じて各局ＴＤＭにおいて方
路別ビットグループ毎に送信をデータかａｌｌ　＠１”
に、受信をするか無視するかの制御を行なう様にしたも
のである。

〔作用〕

この発明におけるＴＤＭは多重化制御回路からＤＴＩＦ
の送信々号切替回路と受信制御ゲートをそれぞれ方路別
ビットグループ単位で制御する送信制御信号と受信制御
信号を予め定められた方路別ビットグループ単位に時刻
によって変化させてＤＴＥに送出するようにしたから各
局ＴＤＭの送信４号は予め定められた方式別時刻別ビッ
トグループ設定ご（ターンに従ってデータ信号または１
１′符号を送出し、受信４号は予め定められた方式別時
刻別ビットグループ設定パターンに従ってデータ信号を
受信または無視できるようになったのである時刻におい
て方路別に常時よシ多い複数のピットゲループを割シあ
てることが可能となシ、方路毎に多量のデータ信号を集
収することが可能となる。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図は本発明（こよるＴＤＭ溝成図である。

図中第４図と同一番号は同一内容を示す、　　（１０１
）は多重化制御回路であってマイクロプロセッサ−（１
０２）及びメモ！Ｊ　（１０８）を包含し、送信制御信
号（１０９）　、受信制御信号（１１０）を局別、時刻
別に設定しかつ容易に設定を変更できるものである。

第２図は上記送信制御信号（１０９）及び受信制御信号
（１１０）について局別・時刻別に設定を変えた設定パ
ターンを示すもので図中ＴｏＳ−Ｔｇは設定時刻パター
ンを、（１）、　（２）は送信制御信号（１０９）及び
受信制御信号（１１０）の出力設定表を示す。

第２１９　（ａ）〜（ｄ）のいずれにおいてもＴｏ　　
は常時各局間のデータ信号伝送を行なう状態で、Ｔ１〜
Ｔ８（Ｔ２）についてはＭｌを主局、他を従局として第
２図ｆａ）では主局−従局間の全力格別ビットグループ
を特定の従局に割りあてて特定従局からのデータ集収に
使用し、それを時刻によって特定従局を変化させて順次
全従局からデータを集収する方式の時刻パターンの１例
。

第２図（ｂ）では従局相互間の全力格別ビットグループ
を特定の従局に割シあてて、それよりのデータ集収に使
用し、それを時刻によって特定従局を変化させて順次全
従局からデータを集収する方式の時刻パターンの１例。

第２図（Ｃ）では主局−従局間及び従局相互間の全方格
別ビットグループを特定の従局に割シあててそれよシの
データ集収に使用し、それを時刻によって特定従局を変
化させて順次全従局からのデータを集収する方式の時刻
パターンの１例。

第２図ｆｄ）では第２図ｔＣ）と同じく主局−従局間及
び従局相互間の全力格別ビットグループを特定の従局−
複数の主局間に割シあてて特定従局から同時に複数の主
局でデータを集収し、それと時刻によって特定局を変化
させて全従局より複数の主局テデータを集収する方式の
時刻パターンの１例を示す。

第８図（ａ）〜（ｄ）は送信制御信号（１０９）及び受
信制御信号（１１０）を第２図（ａ）〜（ｄ）のごとく
設定した場合の各局ＴＤＭにて送受信される伝送信号の
うち特に時刻パターンＴ１について記載している。

第１図に各回路装置の動作は従来の第４図の場合と同様
であるが、特にＭ１〜Ｍ４局のＴ　Ｄ　Ｍ　（１）〜（
４）の各多重化制御回路（１０１）のメモ！Ｊ　（１０
８）に第２図（ａ）〜（ｄ）の各時刻設定パターンに示
す送信制御信号（１０９）及び受信制御信号（１１０）
の出力設定表を入力しておき、該当時刻になった時にメ
モリ（１０８）の出力を各設定表に従って出力するよグ
にマイクロプロセッサ（１０２）で制御する。

このようにすると時刻パターンによって伝送信号は第８
図に示ようにすることができる即ち第２図（ａ）の時刻
設定パターンＴ１では第８図（ａ）のごとく、第２図（
ｂ）の時刻設定パターンＴＩでは第８図（ｂ）、第２図
（ｃ）の時刻設定パターンＴ１では第８図（ｃ）のごと
くになる、以下同様。

これをＭ２局→Ｍ１局への方略側ビットグループ数で示
すと、Ｍ２局では第３図（ａ）では常時ＴＯにおけるビ
ットグループ■（Ｇ）に対して■（Ｇ）。

■（Ｈ）、■（Ｉ）と８グループに、第３図（ｂ）では
■（Ｇ）のほかに■（Ｊ）と２グループに、第８図（Ｃ
）では■（Ｇ）〜■（Ｌ）の６グループになシ、それぞ
れふやすことができる、第３図（ｄ）ではＭ２局は時刻
Ｔ１ではＭｌ及びＭ４の２主局に対しそれぞれ３グルー
プを使用することができることを示している。

以上は各方式の時刻設定パターンＴ１についてであるが
時刻設定パターンＴ２．Ｔ８についても同様−Ｃ’アり
、第８図１ａ）〜ｆｃ）では各ビットグループはＴ２の
場合にはＭ８局からの、Ｔ３の場合はＭ４局からのデー
タをそれぞれ集収するために使用される。第８図（ｄ）
ではＴ２の場合はＭ３局から８グループ使用してＭｌ及
びＭ４局に同時にデータを送信する。

本実権例では第２図（ａ）〜（ｄ＋に示す各時刻設定パ
ターンはＴｏ　（常時）、Ｔ１〜Ｔ８　（各時刻）とし
ているがこのパターンの選択は任意であｌ：＞、Ｍ２局
よシのみデータを集収する必要があればＴｌのみ使用す
ることにしても良い。

〔発明の効果〕

以上のようにこの発明によれば方路毎に割りあてる方路
側ピットゲ〜−プ数を時間的に変化させて特定局からの
多重比信号の送受信を行なうので時間帯に対応させて情
報を効率よく伝送することが可能となる。

【図面の簡単な説明】

第１図は本発明の１実施例を示すだめの多重化装置構成
図、第２図（ａ）〜（ｄ）は送信および受信制御信号設
定表を示す図、第８図（ａ）〜（ｄ）は第２図（ａ）〜
ｆｄｌに対応する方略側ビットグループの割当と伝送信
号例を示す図、第４図は従来の多重化装置の構成図、第
５図は従来装置の送信及び受信制御信号設定表を示す図
、第６図は従来装置による方略側ビットグループの割当
と伝送信号例を示す図である。 図において、（１０１）は多重化制御回路、（１０２）
はマイクロプロセッサ−１（１０８）はメモリ、（１０
４）はアドレスコントロールメモリ（ＡＣＭ）、（１０
５）は伝送路インタフェース回路、（１１１−１）〜（
１１１−ｎ）は端末インタフェース装置（ＤＴＩＦ）で
ある。 なお、図中、同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 高速ディジタル回線を介して主局と複数の従局間でディ
   ジタル信号の送受信を行なうに際し、それぞれの局には
   ビット多重方式多重化装置を設け、主局と従局間及び従
   局相互間の方路組合せ数に応じた方路別ビットグループ
   を設け、該ビットグループではその方路向の情報がビッ
   ト多重化され、かつ方路別ビットグループを時分割多重
   化して多重化信号を構成するものとし、各ビット毎に送
   信相手先毎の情報あるいは制御情報を割りあて、かつ高
   速ディジタル回線途中に設けられた分岐接続装置を経由
   して伝送するディジタル信号の分岐伝送方式において、
   主局−従局間、あるいは従局相互間の方路別ビットグル
   ープの全てあるいはその一部を予め定めた時刻に特定の
   従局と主局間にあるいは特定の従局と複数の主局間に集
   中して割りあてて当該従局からのデータ集収を集中的に
   行ない、かつその対象該当従局を移動させて短期間にデ
   ータ集収を行なうことを特徴とする多重化信号の分岐伝
   送方式。