JPH012446A - 多重化信号の分岐伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は高速ディジタル回線に接続されるディジタル
時分割多重化装置を含む主局と、その高速ディジタル回
線の途中に設けられた分岐接続装置を経由して回線に接
続されるディジタル時分割多重化装置を含む従局間でデ
ィジタル時分割信号を送受信する分岐中継伝送方式に関
するものである。

〔従来の技術〕

ＮＴＴ　（日本電信電話株式会社）等が提供する高速デ
ィジタル回線のサービスとして分岐サービスがある。

この分岐サービスは高速ディジタル回線の途中に分岐接
続装置を設け、高速ディジタル信号送受信局Ｍ１局から
Ｈ３局への伝送信号をＭｌ、Ｍ３局間の途中に位置する
Ｈ２局に分岐する。あるいはＨ２局からＨ１局およびＨ
３局への信号を新たに挿入することを行うものである。

このサービスすなわら分岐接続装置の機能としては片方
向分岐だけを行うものおよび両方向分岐を行えるものが
ある。

第７図はこの種の分岐サービスの１例で、ディジタル多
重化装置１〜４がそれぞれ設置される高速ディジタル信
号送受信局が４局Ｍｌ　　−Ｈ４あり、全体を管理する
機能を有する局を主局とし仮にＭｌとし、他（Ｍ２〜Ｍ
４）を従局とするシステムにおいて、ＭｌとＨ４間の伝
送路１０の途中に両方向分岐接続装置５および６が設置
されていることを示している。両方向分岐接続装置５お
よび６について説明する。

第８図は第７図に示す両方向分岐接続装置５および６の
機能ブロックダイヤグラムである。

５について説明する。

図中５１．５２はＡ方路の入力及び出力端子、５３．５
４はＢ方路の入力及び出力端子、５５゜５６はＣ方路の
入力及び出力端子をそれぞれ示す。

Ａ、Ｂ、Ｃ各方路とはこの場合、第７図の両方向分岐接
続装置５にとってはそれぞれＭ１局方向。

Ｈ４局方向、Ｍ２局方向を表す。

５７〜５９はＡＮＤゲートである。この両方向分岐接続
装置５の動作について説明する。Ｈ１局から送信されて
来た信号は、Ａ方路入力端子ｌＮ−Ａ３１に入って途中
ブランチされてＡＮＤゲート５７と５９に入力される。

Ｈ４局方向からの信号はＢ方路入力端子Ｉ　Ｎ−８５３
で受信されＡＮＤゲート５９に加えられるので、それが
“ｌ”の時はＣ方路出力端子０ＵＴ−Ｃ５６にはＡ方路
入力端子ｌＮ−Ａ３１人力がそのまま出力されるが“０
″の時には“Ｏ”となる。

Ｂ方路出力端子０ＵＴ−８５４の出力は同様にＣ方路入
力端子ｌＮ−Ｃ５５の入力信号に支配される。したがっ
てこのような両方向分岐接続装置を回線の途中に設ける
場合、伝送信号のチャネル割当と送受信状況は次のよう
になるとされている。

第９図は主局（Ｍｌ）、従局（Ｈ２，Ｈ３゜Ｈ４）間の
信号のチャネル割当と送受信の状況を示すものである。

必要な方路別信号路数は４Ｃ２＝６ｍであり、具体的に
はＭ１→Ｍ２．　　Ｍｌｌ→Ｍ３．Ｍｌｌ−＋Ｍ４．Ｍ
２→Ｍ３．Ｍ２→Ｍ４゜Ｈ３−Ｈ４である。なお矢印−
は上がり、下がり両方向の信号伝送を表す。従って主局
と従局間で送受される伝送信号は最少比６チヤネルの時
分割多重化信号となり、例えばチャネル１　　（ＣＨＩ
）はＭｌ−Ｈ２の方路に、チャネル２（ＣＩ２）はＭｌ
＋−４Ｍ３の方路に、チャネル３（ＣＨ３）はＭ１＝Ｍ
４の方路に、チャネル４　（ＣＨ４）はＭ２→Ｍ３の方
路に、チャネル５（Ｃ１１５）はＭ２＆−Ｈ４の方路に
、チャネル６　（ＣＨ６）はＭ３ＳＭ４の方路にそれぞ
れ割り当てられる。ここで第９図に示すように割当チャ
ネルにデータＡ〜Ｌを、ハツチを付したＣＨにはａｌｌ
“１”を入力し、各局では？印を付したＣＨは無視する
ようにすると図示のごとく受信が行われる。

第９図に示すような分岐中継伝送を行うことの出来るデ
ィジタル多重化装置としては各チャネルに対応して送信
信号をデータかあるいはａｌｌ“１”にするように送信
制御し、受信信号を受信するかあるいは無視するように
受信制御すれば実現できるので、第１０図に示すような
装置が考えられる。

第１０図で１００は多重化制御回路で伝送フレーム構成
を制御する。１０４はアドレスコントロールメモリ（Ａ
ＣＭ−・・以下同じ）、１０５は伝送路インタフェース
回路、１０６はアドレスバス、１・０７は送信データを
のせる送信バス、１０８は受信データをのせる受信バス
、１０９は送信制御信号、１１０は受信制御信号を示す
。送信制御信号１０９は多重化制御回路から該当ＣＨの
送信信号を制御するもので“０”の時には端末装置から
のデータを、“１”の時には３亥当ＣＨをａｌｌ’ｉ”
にする。受信制御信号１１０は同じく受信信号を制御す
るもので“ｌ”の時には受信無視すなわち出力しない、
“０”の時には正常に受信出力を出すものである。

１１１−１〜ｎは０次ＴＤＭで、端末装置（図示してい
ない）からの低速データを多重化して送信バスに接続す
る。あるいは受信バスからの受信データを多重分離して
端末装置にデータを渡す装置でＣＨ数に相当して設けら
れるものとする。

以下１１１−１を例にとって説明する。

１１２−１はアドレスデコーダでアドレスバス上の信号
により自装置が選択されたかどうか判定する。アドレス
信号が自装置と一致すると、出力し次段１１３−１送信
ゲートおよび１１４−１受信ゲートを開く。１１５−１
は送信速度変換回路、１１６−１はＮＡＮＤ、１１７−
１はＯＲ。

１１８−１はＡＮＤ、１１９−１はＮＡＮＤの各ゲート
を示す。、１２０−１は受信バッファメモリ、１２１−
１は端末装置（図示してしない）からのベアラレート低
速データを６４Ｋｂ／ｓの速度に多重化する多重化回路
、１２２−１は多重分離化装置、　　　′１２３−１は
当該ＣＨについてａｌｌｌ”符号を発生するａｌｌｌ”
符号発生装置を示す。

第１１図は第１０図で示す装置の伝送信号例であって第
９図の詳細説明をするものである。

次に第１１図を参照しつつ第１０図装置の動作を説明す
る。

（ア）Ｍ１局ＴＤＭＩについて ０次ＴＤＭ−１（１１１−１）ではアドレスデコーダ１
１２−１がアドレスバス１０６上のアドレスデータを受
信し、自装置のアドレスと一致した時には出力し、それ
によって送信ゲート１１３−１．受信ゲート１１４−１
を開く。

（送信動作） 端末袋Ｗ（図示していない）からの低速データは多重化
回路１２１−１にて６４Ｋｂ／ｓの速度に多重化されて
（これをデータＡとする）　、ＮＡＮＤゲート１１９−
１に入力される。

ＮＡＮＤゲート１１９−１は多重化制御回路１００から
の送信制御信号１０９が“０”であると開くのでデータ
ＡはＯＲゲート１１７−１を経て送信速度変換回路１１
５−１に入力される。ここで６４Ｋｂ／ｓの速度から高
速ディジタル回線１０の速度に変換され°ζ、送信ゲー
）１１３−１を経て送信バス１０７に出力され、伝送路
インタフェース回路１０５経山上記回線１０に送出され
る。

次にアドレスがＣＨ２に移るのでアドレスデコーダ１１
２−２が自装置と−敗し、０次ＴＤＭ１１１−２がデー
タＢを送信バス１０７に送出する。同様にして０次ＴＤ
ＭＩ　１１−３にてＣＨ３にデータＣをのせて送出する
。

θ次ＴＤＭＩ　１１−４では多重化制御回路１０１から
の送信制御信号１０９が“１”に設定されるのでＮＡＮ
Ｄゲー）１１９−４は閉じ、ＡＮＤゲート１１８−４が
開きａｌｌ“１”符号化回路１２３−４の出力が０Ｒ１
１７−４を経て送信速度変換回路１１５−４に入力され
る。以下同様にしてＣＨ４にａ１ビ１”がのせられて送
出される。Ｃ１（５，ＣＨ６についても同様である。

（受信動作） Ｏ次ＴＤＭ１１１−１の受信ゲート１１４−１が開き受
信バス１０８から受信データがＮＡＮＤゲート１１６−
１に入力される。多重化制御回路１００からの受信制御
信号１１０は“０”であるのでＢＵ５を経由して来た受
信信号ＣＨＩ（データＧ）をとり込んで受信バッファメ
モリ１２０−１に入力する。ＣＨＩのデータＧは多重分
離回路１２２−１にて低速データに分離されて端末装置
に対し送出される。同様にしてＯ次ＴＤＭＩ　１１−２
ではＣＨ２でデータＨが、０次ＴＤＭＩＩＩ−３ではＣ
Ｈ３でデータＩがそれぞれ受信される。

しかしながら０次ＴＤＭＩＩＩ−４では多重化制御回路
１００からの、受信制御信号１１０が“１”になるので
ＮＡＮＤゲー）１１６−４は開かず、ＣＨ４受信信号は
受信されない。すなわち受信信号無視となる。同様にＯ
次ＴＤＭＩ　１４−５゜１１４−６では受信制御信号１
１０が“１″なのでＣＨ５，ＣＨ６受信信号はすべて無
視される。

（イ）Ｍ２局ＴＤＭ２について （送信動作） Ｍ２局ＴＤＭ２の多重化制御回路１００の送信：ｌＩＱ
　？非信号１０９をＣＴＮ〜ＣＨ６に対応してＯ１＋、
ｌ、０，０．ｉに設定しておくと、０次ＴＤＭ１１１−
１〜ｌ１ｌ−６各々からはＣＩＩ〜Ｃ１１６に対応して
データＧ、ａｌｌ”ｌ’″、　　ａｌｌ“ｌ”、データ
１）、データＥ、ａｌｌ”１″が回線１０に送出される
。この信号はＢ　Ｕ　１　（５１を経由する際そのＡＮ
Ｄゲー１−５７．５８によって出力端子５４．同５２に
図示されるような信号となる。

（受信動作） Ｍ２局ＴＤＭ２の多重化制御回路１００の受信１＋制御
信号１１０をＣ１１ｌ〜ＣＩ−（６に対応して０゜１．
１．０，１．１に設定しておくと、０次ＴＤＭ１１１−
１〜１１１−６各々からはデータＡ、無視、無視、デー
タＪ、データに、無視となってＭｌ局からのデータＡ、
Ｍ３局からのデータ、Ｊ、Ｍ４局からのデータＫが受信
される。

以下、Ｍ３局ＴＤＭ３．Ｍ４局ＴＤＭ４についても同様
に予め設定された送信制御信号１０９゜受信制御信号１
１０に従って送信信号、受イ３信号が送信あるいは受信
される。各ＴＤＭの多重化制御ｒｇＪ路１００からの送
信制御信号１０９．受信制御信号１１０はそれぞれ方路
が固定されて設定されている。

このようにして時分割多重化された信号は各分岐点にお
いて分岐あるいは挿入され、各従局にデータを送出し、
また従局からのデータを受信することができる。

〔発明が解決しようとする問題点〕

従来の分岐伝送方式は以上のように構成され、各チャネ
ルに対して一つの方路が割り当ててあり、しかも固定さ
れていた。このため方路毎の伝送容量は固定であり、例
えば夜間等に各従局からみて上がり方向すなわちＭ２−
Ｍｌ、Ｍ３→Ｍｌ。

Ｍ４−Ｍｌの方向のデータ量を増大させるような要望に
対して、柔軟に対応することはできなかった。

この発明は上記問題点を解決するためになされたもので
、分岐接続装置における等速分岐の原則を守りつつも時
刻あるいは時間帯によって、変化する方路。データ量に
対して柔軟に対処し得る分岐伝送方式を得ることを目的
としている。

〔問題点を解決するための手段〕

このため、この発明にかかる分岐伝送方式は情（■の方
路毎に、割り当てるチャネルのうち主局と従局間、従局
相互間のチャネルの全てあるいは一部を特定従局と主局
間に振り向けて一時的にチャネル数をふやすようにし、
それを時間的に変化させて多重化信号の授受を行うこと
を特徴とするものである。

〔作用〕

情報の方路毎に割り当てられるチャネルの数を時間的に
変化する。この結果ある時刻（あるいは時間帯）におい
である１つの方向に対して複数のチャネルが割り当て可
能になり、ある方路のデータ量が混雑するということが
なく、スムーズにデータの伝送が行える。

〔実施例〕

以下図面に基づいて本発明の一実施例を説明する。

第１図は本発明の一実施例を示す構成図である。

図において第１０図と同一番号は同一内容を示す。１０
１は多重化制御回路であって、マイクロプロセッサ１０
２及びメモリ１０３を包含し、送信制御信号１０９．受
信制御信号１１０を広範囲に設定し、かつ可変とするこ
とができるものであるゴ 第２図（ａ）は特許請求範囲（１）に関する説明図で、
Ｍ１〜Ｍ４局の各ＴＤＭ１〜４のＴＯ−Ｔ３各時刻ある
いは時間帯における設定パターンの１例を示すものであ
り、図中（ハ）は送信制御信号１０９の出力設定表を、
（Ｂ）は受信制御信号１１０の出力設定表を示す。

ＴＯ−Ｔ３は設定時刻パターンの１例であってＴＯは常
時各局間のデータ伝送を行う状態、ＴＩは全チャネルを
Ｍ２局に割りあてＭ２局より６チヤネルを使ってデータ
を集中してＭｌ局に送信する時刻パターン、同様にＴ２
は全チャネルをＭ３局に割りあて、Ｍ３局より６チヤネ
ルを使ってデータを集中してＭ１局′に送信する時刻パ
ターン、Ｔ３は全チャネルをＭ４局に割りあて、Ｍ４局
より６チヤネルを使ってデータを集中してＭｌ局に送信
する時刻パターンとする。

Ｍ１〜Ｍ４局の各多重化制御回路１０１のメモリ１０３
に第２図（ａ）、（１１，＋２）に示す送信制御信号１
０９及び受信制御信号１１０の出力設定表を入力してお
き該当時刻になった時に一斉にメモリ出力を各設定表に
従って出力するようマイクロプロセッサμｐ１０２で制
御する。

このようにすると時刻パターンＴＩでは伝送１３号は第
３図（ａｌに示すようにすることができる。同様に時刻
パターンＴ２では第３図（ｂｌ、時刻パターンＴ３では
第３図（Ｃ）にそれぞれ示すようにすることができる。

第４図（ａ）はこれを纏めて表す。

これをＭ２→Ｍ１局への伝送ＣＨ数、Ｍ３→Ｍ１局への
伝送ＣＨ数、Ｍ４−Ｍｌ局への伝送ＣＨ数を各時刻にお
いて見ると第４図（ｂ）のごとくになる。即ち時刻Ｔ１
ではＭ２−Ｍｌ局に６　ＣＨを使ってデータを伝送する
ことができる。同様に時刻Ｔ２ではＭ３→Ｍ１局に、時
刻Ｔ３ではＭ４−Ｍｌ局にそれぞれ６ＣＨを使ってデー
タを伝送することができる。

第２図（ｂ）は特許請求範囲（２）に関する説明図で、
主局がＭｌとＭ４の複数とした場合で、Ｍ１〜Ｍ４局の
各ＴＤＭ１〜４のＴ１〜Ｔ２各時刻における設定パター
ンの１例を示すものであり、常時状態ＴＯは第２図（ａ
ｌと同一として省略している。

ＴＩは全チャネルをＭ２局に割りあて、Ｍ２局ではこれ
を２分して複数の主局Ｍ１とＭ　、１に同時に集中して
データを送信する時刻パターン、Ｔ２は同様にＭ３局か
ら主局ＭｌとＭ４に同時に集中してデータを送信する時
刻パターンとする。

これを特許請求範囲ｆｌ）と同様にして多重化制御回路
１０１から出力するようにすると伝送信号は時刻パター
ンＴＩ、Ｔ２ではそれぞれ第５図（ａｌ及び（ｂｌに示
すようにすることができる。

第６図（ａｌはこれを纏めて表す。

これをＭ２−ＭｌおよびＭ４局への伝送ＣＨ数。

Ｍ３−ＭｌおよびＭ４局への伝送ＣＨ数を各時刻におい
て見ると第６図（ｂｌのごとくになる。即ち時刻Ｔ１で
はＭ２−Ｍｌ局に３　ＣＩ、同時にＭ２−Ｍ４局に３Ｃ
ＩＩを使ってデータを伝送することができる。同様に時
刻Ｔ２ではＭ３局からＭｌおよびＭ４局にそれぞれ３　
ＣＨを使ってデータを伝送することができる。

本実施例では両方向分岐接続装置が第８図に示すように
ＡＮＤゲートより構成しているため、第９図に示すよう
なハツチを付したＣＨについてはａｌｌ’ｌ”を送信す
るものとし、従って第１図Ｏ次ＴＤＭＩＩＩ−１−ｎ内
ではａｌｌ１”符号発生回路１２３−１〜ｎが設けられ
て、当該ＣＨ内のビットをすべて“Ｉ”にしているが、
両方向分岐接続装置がＮＡＮＤゲートより構成されるな
らばａｌビ１″でなく　ａｌｌ“０”を送信することに
なり、従って１２３−１＝ｎはａｌｌ″０”符号発生回
路となる。

第２図（ａｌ、　（ｂ）、第３図（ａ）　〜（Ｃ）　、
第５図（ａｌ　〜（ｂｌでは各局への割りあてチャネル
数は各１としているが、データ量に応じて各複数とする
場合も同様である。

〔発明の効果〕

以上説明したようにこの発明は、情報の方路毎に割り当
てるチャネルの数を時間的に変化させて多重化信号の授
受を行うので、時間帯に合わせて情報を効率よく送受す
ることが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すための多重化装置構成
図、第２図（ａ）は特許請求範囲（１１に関する送信及
び受信制御信号設定図表、第２図（ｂｌは同じく請求範
囲（２）に関する送信及び受信制御信号設定図表、第３
図（ａ）、　（ｂｌ、　（Ｃ）及び第５図（ａｌ、　（
ｂｌはチャネル割当と伝送信号例を示す状況図、第４図
（ａ）。 （ｂ）及び第６図＋ａ）、　（ｂ）はチャネル割当変化
図表、第７図は伝送系統図、第８図は両方向分岐接続装
置ブロックダイヤグラム、第９図はチャネル割当。 送受信状況図、第１０図は従来の多重化装置構成図、第
１１図は従来方式によるチャネル割当と送受信状況図で
ある。 代理人　　大　　岩　　増　　雄（ばか２名）第４図（
ｂ） 簗６図（ｂ）

Claims (2)

【特許請求の範囲】
1. （１）高速ディジタル同線を介して主局と複数の従局間
   でディジタル信号の送受信を行うに際し、主局と従局間
   及び従局相互間の方路組合せ数に応じてチャネルを設け
   、これを時分割多重化して多重化信号を構成し、各チャ
   ネル毎に送信相手先毎の情報あるいは制御情報を割りあ
   て、かつ高速ディジタル回線途中に設けられた分岐接続
   装置を経由して伝送するディジタル信号の分岐伝送方式
   において、主局と従局間及び従局相互間のチャネルの全
   てあるいは一部を予め定めた時間帯毎に特定の従局と主
   局間のデータ伝送用に集中して割りあて、かつその特定
   局を変化させて、全従局あるいは一部従局からのデータ
   収集を行うことを特徴とする多重化信号の分岐伝送方式
   。
2. （２）高速ディジタル回線を介して主局と複数の従局間
   でディジタル信号の送受信を行うに際し、主局と従局間
   及び従局相互間の方路組合せ数に応じてチャネルを設け
   、これを時分割多重化して多重化信号を構成し、各チャ
   ネル毎に送信相手先毎の情報あるいは制御情報を割りあ
   て、かつ高速ディジタル回線途中に設けられた分岐接続
   装置を経由して伝送するディジタル信号の分岐伝送方式
   において、主局と従局間及び従局相互間のチャネルの全
   てあるいは一部を予め定められた時間帯毎に特定の従局
   と複数の主局間のデータ伝送用に集中して割りあて、か
   つその特定局を変化させて、全従局あるいは一部従局か
   らのデータ収集を行うことを特徴とする多重化信号の分
   岐伝送方式。