JPS63307743A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63307743A JPS63307743A JP14371587A JP14371587A JPS63307743A JP S63307743 A JPS63307743 A JP S63307743A JP 14371587 A JP14371587 A JP 14371587A JP 14371587 A JP14371587 A JP 14371587A JP S63307743 A JPS63307743 A JP S63307743A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon nitride
- film
- oxide film
- selective oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000003647 oxidation Effects 0.000 claims abstract description 10
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 241000293849 Cordylanthus Species 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000002265 prevention Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Weting (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の素子分離の製造方法に関する。
従来の半導体装置の素子分離の製造方法は、第２図の様
に、シリコン基板上２０１に、シリコン酸化ｌ１％２０
２を形成し、その上に、シリコン窒化膜２０３を形成し
た後、ホト工・ンチングにより、所望のパターンに加工
し、酸化を行ない、選択酸化膜２０４を形成し、まず、
ブ・ン酸で、シリコン窒化ｊ模上の酸化膜を除去した後
、熱リン酸で、シリコン窒化１漠を除去し、その後、シ
リコン酸化膜を除去するものであった。
に、シリコン基板上２０１に、シリコン酸化ｌ１％２０
２を形成し、その上に、シリコン窒化膜２０３を形成し
た後、ホト工・ンチングにより、所望のパターンに加工
し、酸化を行ない、選択酸化膜２０４を形成し、まず、
ブ・ン酸で、シリコン窒化ｊ模上の酸化膜を除去した後
、熱リン酸で、シリコン窒化１漠を除去し、その後、シ
リコン酸化膜を除去するものであった。
しかし、前述の従来技術では、バーズビーク２０５の所
で、シリコン面よりも低くなる部分ができ、段差形状が
滑らかでないため、上部配線の断線や、シリコンエツジ
でのゲート膜開圧の低下という問題点を有する。そこで
、本発明は、このような問題点を解決するもので、その
目的とするところは、段差形状を滑らかにする事により
、配線の断線防止やゲートｌｌ！ＪＩＴＦｆ圧の低下防
止が可能な製造方法を提供するところにある。
で、シリコン面よりも低くなる部分ができ、段差形状が
滑らかでないため、上部配線の断線や、シリコンエツジ
でのゲート膜開圧の低下という問題点を有する。そこで
、本発明は、このような問題点を解決するもので、その
目的とするところは、段差形状を滑らかにする事により
、配線の断線防止やゲートｌｌ！ＪＩＴＦｆ圧の低下防
止が可能な製造方法を提供するところにある。
本発明の半導体装置の製造方法は、選択酸化後ｌ５熱リ
ン酸のみでシリコン窒化膜及びシリコン酸化膜ギ除去す
る事を特徴とする。
ン酸のみでシリコン窒化膜及びシリコン酸化膜ギ除去す
る事を特徴とする。
本発明の上記の構成によれば、シリコン酸化膜を４０Ｏ
Ａ、シリコン窒化膜を２０００Ａにした場合、１８０°
Ｃの熱リン酸のシリコン、シリコン窒化膜、シリコン酸
化膜のエツチングレイトは分、３〜６Ａ／分であるため
に、シリコン酸化膜及びシリコン窒化膜を全て除去した
とき、選択酸１ヒ１１りは、６００Ａ減少し、バーズビ
ークの部分の酸化１模は、２００Ａ減少するのみであっ
た。
Ａ、シリコン窒化膜を２０００Ａにした場合、１８０°
Ｃの熱リン酸のシリコン、シリコン窒化膜、シリコン酸
化膜のエツチングレイトは分、３〜６Ａ／分であるため
に、シリコン酸化膜及びシリコン窒化膜を全て除去した
とき、選択酸１ヒ１１りは、６００Ａ減少し、バーズビ
ークの部分の酸化１模は、２００Ａ減少するのみであっ
た。
第１図は、本発明の実施例における工程の断面図であっ
て、ｆｉＳ１図（ａ）の様に、シリコン基板１０１上に
、シリコン酸化膜１０２及びシリコン窒化膜１０３を形
成し、所望のパターンに加工し、選択酸化を行ない、選
択酸化膜１０４を形成した後、１８０°Ｃの熱リン酸で
、シリコン酸化膜及びシリコン窒化膜を全て除去すると
第１図（ｂ）の様に、バーズビーク１０５の部分に段差
が生じなく滑らかな形状となる。
て、ｆｉＳ１図（ａ）の様に、シリコン基板１０１上に
、シリコン酸化膜１０２及びシリコン窒化膜１０３を形
成し、所望のパターンに加工し、選択酸化を行ない、選
択酸化膜１０４を形成した後、１８０°Ｃの熱リン酸で
、シリコン酸化膜及びシリコン窒化膜を全て除去すると
第１図（ｂ）の様に、バーズビーク１０５の部分に段差
が生じなく滑らかな形状となる。
以上述べとように本発明によれば、選択酸化後のシリコ
ン酸化膜及びシリコン窒化膜を熱リン酸で除去すること
により、シリコン表面の段差が滑らかになり、配線の断
線やゲート膜耐圧低下を生じないという効果を有する。
ン酸化膜及びシリコン窒化膜を熱リン酸で除去すること
により、シリコン表面の段差が滑らかになり、配線の断
線やゲート膜耐圧低下を生じないという効果を有する。
上記、実施例のみならず、バーズビークの少ない、シリ
コン基板−シリコン窒化膜−シリコン酸化膜−シリコン
窒化膜構造の素子分離にも適用できる。
コン基板−シリコン窒化膜−シリコン酸化膜−シリコン
窒化膜構造の素子分離にも適用できる。
第１図（ａ）、（ｂ）は本発明の半導体装置の製造方法
の一実施例を示す工程断面図。 第２図（ａ）、（ｂ）は従来の半導体装置の製造方法を
示す工程断面図。 １０１．２０１・・・シリコン基板 １０２．２０２・・・シリコン酸化膜 １０３．２０３・・・シリコン窒化膜 １０４．２０４・・・選択酸化膜 １０５．２０５・・・バーズビーク 以上
の一実施例を示す工程断面図。 第２図（ａ）、（ｂ）は従来の半導体装置の製造方法を
示す工程断面図。 １０１．２０１・・・シリコン基板 １０２．２０２・・・シリコン酸化膜 １０３．２０３・・・シリコン窒化膜 １０４．２０４・・・選択酸化膜 １０５．２０５・・・バーズビーク 以上
Claims (1)
- シリコン酸化膜とシリコン窒化膜を用いて形成される
選択酸化膜工程において、選択酸化後に、熱リン酸のみ
でシリコン窒化膜及びシリコン酸化膜を除去する事を特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14371587A JPS63307743A (ja) | 1987-06-09 | 1987-06-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14371587A JPS63307743A (ja) | 1987-06-09 | 1987-06-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63307743A true JPS63307743A (ja) | 1988-12-15 |
Family
ID=15345300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14371587A Pending JPS63307743A (ja) | 1987-06-09 | 1987-06-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63307743A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5215930A (en) * | 1991-10-23 | 1993-06-01 | At&T Bell Laboratories | Integrated circuit etching of silicon nitride and polysilicon using phosphoric acid |
| US5432113A (en) * | 1992-08-04 | 1995-07-11 | Nippon Steel Corporation | Method of making a semiconductor memory device |
| JP2009501436A (ja) * | 2005-07-12 | 2009-01-15 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング | 二酸化シリコンおよび基礎のシリコンのためのエッチングとドーピング用の複合媒体 |
-
1987
- 1987-06-09 JP JP14371587A patent/JPS63307743A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5215930A (en) * | 1991-10-23 | 1993-06-01 | At&T Bell Laboratories | Integrated circuit etching of silicon nitride and polysilicon using phosphoric acid |
| US5432113A (en) * | 1992-08-04 | 1995-07-11 | Nippon Steel Corporation | Method of making a semiconductor memory device |
| JP2009501436A (ja) * | 2005-07-12 | 2009-01-15 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング | 二酸化シリコンおよび基礎のシリコンのためのエッチングとドーピング用の複合媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847852B2 (ja) | 半導体装置における埋込みコンタクトの形成方法 | |
| JPS63307743A (ja) | 半導体装置の製造方法 | |
| JPS58168264A (ja) | 半導体装置の製造方法 | |
| JPH02113548A (ja) | 半導体装置 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JPS63155747A (ja) | 半導体装置の製造方法 | |
| JPH0338733B2 (ja) | ||
| JPS63185043A (ja) | 半導体装置の製造方法 | |
| JPS59202649A (ja) | 半導体装置の製造方法 | |
| JPS6398131A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH0418691B2 (ja) | ||
| JPH0346328A (ja) | 半導体装置の製造方法 | |
| JPS58158928A (ja) | 絶縁基板上半導体装置の製造方法 | |
| JPH01136349A (ja) | 半導体装置の素子間分離膜形成方法 | |
| JPH04343424A (ja) | 半導体装置の製造方法 | |
| JPS61102751A (ja) | 半導体装置の製造方法 | |
| JPH01122167A (ja) | 半導体装置の製造方法 | |
| JPH03139835A (ja) | 半導体装置の製造方法 | |
| JPS63177540A (ja) | 半導体装置の製造方法 | |
| JPH01223749A (ja) | 半導体装置の製造方法 | |
| JPH04144134A (ja) | 半導体装置の製造方法 | |
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPS6165447A (ja) | 半導体装置の製造方法 | |
| JPH04177729A (ja) | 半導体素子の製造方法 |