JPS63301334A - Measuring system for performance of virtual computer - Google Patents

Measuring system for performance of virtual computer

Info

Publication number
JPS63301334A
JPS63301334A JP62138436A JP13843687A JPS63301334A JP S63301334 A JPS63301334 A JP S63301334A JP 62138436 A JP62138436 A JP 62138436A JP 13843687 A JP13843687 A JP 13843687A JP S63301334 A JPS63301334 A JP S63301334A
Authority
JP
Japan
Prior art keywords
counter
virtual computer
register
performance
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62138436A
Other languages
Japanese (ja)
Other versions
JPH0769858B2 (en
Inventor
Gakuo Asakawa
浅川 岳夫
Aiichiro Inoue
愛一郎 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62138436A priority Critical patent/JPH0769858B2/en
Publication of JPS63301334A publication Critical patent/JPS63301334A/en
Publication of JPH0769858B2 publication Critical patent/JPH0769858B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To designate the measuring items of a virtual computer by using a designating means which designates an ID and an address to specify a virtual computer that should perform the counting actions to plural counters and actuating the designated counter. CONSTITUTION:A counter number part 7 of an instruction word register 1 holds the number of a counter to be actuated. A register 10 holds the contents of a virtual computer ID part 5 and a virtual computer address part 6 of the register 1. The ID and the address of a virtual computer which is presently executed by a computer are supplied to a comparator 12 and then compared with the contents of the register 10. When the coincidence is obtained from the comparator 12, a count enable signal is sent to the corresponding counter for actuation. Thus it is possible to automatically count and collect the measurement data on the performance of each virtual computer.

Description

【発明の詳細な説明】 [概 要] 電子計算機の性能あるいは、該電子計算機上で走行する
ソフトウェアの性能などを測定する手段として、従来か
らソフトウェアモニタやハードウェアモニタがあり、こ
れらの内ハードウェアモニタは被測定システムへの負荷
や影響を与えることなしに各種の測定が可能なものであ
って、例えば、命令の実行回数や主記憶装置アクセス時
のアドレス分布なども容易に測定することができる。し
かし、仮想計算機の場合には、複数の異なる計算機が同
一の実計算機を使用するので各仮想計算機ごとの性能を
分離して測定することが困難である。従って、従来、こ
のような目的のためには制御プログラム(ホストプログ
ラムあるいはO8)が介在してカウンターに係る制御を
行なうなどの方法を採っていたので、実際の動作状態と
等価な精度の高い計測を行なうことができないという問
題点があった。
[Detailed Description of the Invention] [Summary] Software monitors and hardware monitors have conventionally been used as means for measuring the performance of electronic computers or the performance of software running on the computers. The monitor is capable of making various measurements without imposing any load on or affecting the system under test, and can easily measure, for example, the number of instruction executions and address distribution when accessing main memory. . However, in the case of virtual computers, since a plurality of different computers use the same real computer, it is difficult to separately measure the performance of each virtual computer. Therefore, in the past, for this purpose, a control program (host program or O8) was used to control the counter, so it was possible to measure with high precision equivalent to the actual operating state. The problem was that it was not possible to do so.

本発明はこのような従来の問題点を解決するため、予め
測定したい仮想計算機のIDあるいはアドレスをレジス
タに保持しておいて、これと実計算機のIDあるいはア
ドレスが一致したときのみカウンターを動作させること
により指定した仮想計算機について精度の高い計測を行
なうことの可能な測定方式について開示している。
In order to solve such conventional problems, the present invention stores in advance the ID or address of the virtual machine to be measured in a register, and operates the counter only when this matches the ID or address of the real computer. This paper discloses a measurement method that allows highly accurate measurement of a specified virtual machine.

[産業上の利用分野] 本発明は電子計算機の性能を測定するための構成とその
制御に関するものであって、特に仮想計算機方式を採る
系の、個々の仮想計算機の性能を高い精度で計測するこ
とが可能な測定方式に係る。
[Industrial Application Field] The present invention relates to a configuration for measuring the performance of an electronic computer and its control, and in particular, to measuring the performance of each virtual computer with high accuracy in a system that uses a virtual computer method. This relates to a measurement method that allows for

[従来の技術] 電子計算機システムの動作状況を定量的に把握するため
のモニタリング手法として、従来からソフトウェアモニ
タやハードウェアモニタが用いられている。これらのう
ち、前者のソフトウェアモニタはO8の一部としての測
定用プログラムによって各種のデータを収集するもので
あり、測定の融通性に富み、また、プログラムに関連し
た情報を得ることができる利点を有するものであるが、
測定のためのプログラムが介在するので、測定結果にそ
の影響が表れたり、ハードウェアの細部の動作を把握す
るには不向きな面があった。
[Prior Art] Software monitors and hardware monitors have conventionally been used as monitoring methods for quantitatively understanding the operating status of electronic computer systems. Among these, the former software monitor collects various data using a measurement program as part of O8, and has the advantage of being highly flexible in measurement and being able to obtain information related to the program. Although it has
Since a measurement program is involved, the measurement result may be affected by the program, and it may not be suitable for understanding the detailed operation of the hardware.

一方、後者の、ハードウェアモニタは、プローブなどに
よって、回路がら電気的信号を直接取り出して、カウン
ターにより発生した信号の数をカウントする等により、
計算機の動作状態を計測するもので、通常、ソフトウェ
アの介入を必要としないからハードウェアの動作を純粋
に計測することができる。
On the other hand, the latter hardware monitor extracts electrical signals directly from the circuit using a probe or the like and counts the number of signals generated using a counter.
It measures the operating status of a computer, and usually does not require software intervention, so it can purely measure hardware operations.

しかし、近年、コンピュータシステムの複雑化、大形化
に伴ってシステムの性能について、より精度の高い測定
が要求される現状にあり、高速な超大形機種では、従来
から存在するソフトウェアモニタやハードウェアモニタ
の方式では、スピードの点で採取できるデータの種類や
精度に限度があり、これらの要求を満たすことが困難で
あった。
However, in recent years, as computer systems have become more complex and larger, more accurate measurements of system performance are required. With the monitor method, there are limits to the type and accuracy of data that can be collected due to speed, and it has been difficult to meet these requirements.

そのため、コンピュータによってはCPU内にCPUや
チャネルの状態をモニタリングする専用のパフォーマン
スアナライザを装備したものが出現している。
For this reason, some computers are equipped with a dedicated performance analyzer in the CPU to monitor the status of the CPU and channels.

このようなパフォーマンスアナライザでは任意のタイミ
ングでの測定の起動/停止が可能であり、また、従来の
独立形のハードウェアモニタでは困難であったソフトウ
ェアの動きを含めた事象についても測定が可能になって
いる。
Such a performance analyzer allows measurement to be started and stopped at any timing, and it is also possible to measure events including software behavior, which was difficult with conventional stand-alone hardware monitors. ing.

[発明が解決しようとする問題点] 上述したように、パフォーマンスアナライザは超大形で
処理速度の速い電子計算機の性能測定を高い精度で行な
うことができる有用なものであるが、これを仮想計算機
システムにおいて用いる場合には以下に述べるような不
都合を生ずる。
[Problems to be solved by the invention] As mentioned above, performance analyzers are useful tools that can measure the performance of extremely large, fast-processing computers with high accuracy. When used in this case, the following disadvantages occur.

すなわち、仮想計算機は、異なる仮想計算機に処理のた
め必要な都度、実計算機を割り当てるものであるから、
仮想計算機ごとの性能を測定する場合はディスパッチさ
れる仮想計算機が変わるたびに、オペレーティングシス
テム(O8)あるいはオペレータの操作によってパフォ
ーマンスアナライザのカウンターの内容の読み出しや初
期化、あるいは起動などを行なわなければならず、その
ため、高い精度で効率良く各仮想計算機の性能を測定す
ることが困難であるという問題点があった。
In other words, since a virtual machine assigns a real machine to a different virtual machine each time it is needed for processing,
When measuring the performance of each virtual machine, each time the dispatched virtual machine changes, the operating system (O8) or an operator must read out the counter contents of the performance analyzer, initialize it, or start it. Therefore, there was a problem in that it was difficult to efficiently measure the performance of each virtual machine with high accuracy.

本発明はこのような従来の問題点に鑑み一つの実計算機
上で複数の仮想計算機を走行せしめるような構成を採る
システムにおいて、予めそれぞれの仮想計算機上で測定
する項目を指定することを可能とし、効率良く各仮想計
算機ごとの性能測定ができる性能測定方式を提供するこ
とを目的としている。
In view of these conventional problems, the present invention makes it possible to specify items to be measured on each virtual computer in advance in a system configured to run multiple virtual computers on one real computer. The purpose of this paper is to provide a performance measurement method that can efficiently measure the performance of each virtual machine.

[問題点を解決するための手段] 本発明によれば、上述の目的は前記特許請求の範囲に記
載した手段により達成される。
[Means for Solving the Problems] According to the present invention, the above objects are achieved by the means described in the claims.

すなわち、本発明は電子計算機の内部で発生する事象あ
るいは状態の変化に応じて発生する電気的信号を計数す
る少なくとも一つのカウンターと、上記カウンターを用
いて測定すべき仮想計算機を特定する手段と、上記カウ
ンターに対応していて測定対象の仮想計算機を特定する
ための情報を保持するレジスタと、該レジスタの内容と
実計算機を割り当てられた仮想計算機のIDあるいはア
ドレスとを比較して、それらが一致するか否かを識別し
、その結果を出力する比較器と、該比較器が、比較対象
の両者が一致していることを表す信号を出力していると
き、指定されたカウンターを動作状態にする手段とを設
けた仮想計算機の性能測定方式である。
That is, the present invention provides at least one counter for counting electrical signals generated in response to events or changes in state occurring inside an electronic computer; means for specifying a virtual computer to be measured using the counter; A register that corresponds to the above counter and holds information for identifying the virtual computer to be measured is compared with the contents of the register and the ID or address of the virtual computer to which the real computer is assigned, and if they match. A comparator that identifies whether or not the results match, and outputs the result, and when the comparator outputs a signal indicating that the two items to be compared match, a specified counter is activated. This is a method for measuring the performance of a virtual machine that includes a means for measuring the performance of a virtual machine.

[作 用] 通常、従来のパフォーマンスアナライザにおいては、同
時にかつ独立的に、測定すべき事象を計数するカウンタ
ーを複数設けているが、本発明は各々のカウンタード、
カウントを行うべき仮想計算機を特定するID、アドレ
スを指定する手段を新たに設け、上記手段中の指定され
た仮想計算機ID、アドレスおよびPAカウンター・ナ
ンバーを保持するレジスタと、現在ディスパッチされて
いる仮想計算機ID、アドレスが上記レジスタ内のID
、アドレスと一致したときのみ、指定されたカウンター
にカウント・イネーブル信号を送る制御回路とをハード
ウェアによって構成することにより効率の良い仮想計算
機システム上の性能測定機能を実現している。
[Function] Normally, conventional performance analyzers are provided with a plurality of counters that simultaneously and independently count events to be measured.
A new means for specifying the ID and address of the virtual machine to be counted is provided, and a register that holds the specified virtual machine ID, address, and PA counter number in the above means, and a register that holds the virtual machine ID, address, and PA counter number that are currently dispatched. Computer ID, address is ID in the above register
, and a control circuit that sends a count enable signal to a designated counter only when the address matches the address, and is configured in hardware to realize an efficient performance measurement function on a virtual computer system.

本発明によればあらかじめ各仮想計算機ごとにカウント
を行うカウンター・ナンバーを指定することができ、測
定開始後、どのように仮想計算機がディスバッチされよ
うとも自動的に、各仮想計算機ごとの性能測定データが
収集できる。
According to the present invention, a counter number for counting can be specified for each virtual machine in advance, and after measurement starts, performance measurement for each virtual machine is automatically performed no matter how the virtual machine is dispatched. Data can be collected.

各カウンターに、測定すべき事象の発生の都度カウント
(計数)を行うべき対象となる仮想計算機を特定(アサ
イン)する手段は、そのための制御命令を設け、これを
プログラムが実行することにより行なうか、あるいはパ
ネル上の操作により必要情報をレジスタに保持せしめる
構成を採ることによっても良い。
The means for specifying (assigning) to each counter the virtual machine that should be counted each time an event to be measured occurs is to provide a control command for that purpose and have the program execute it. Alternatively, a configuration may be adopted in which necessary information is held in a register by an operation on a panel.

[実施例] 第1図は本発明の一実施例のブロック図であって、O8
の命令によって、仮想計算機とカウンターを指定して、
必要なデータを得る構成の場合について示している。
[Embodiment] FIG. 1 is a block diagram of an embodiment of the present invention.
Specify the virtual machine and counter by the instruction,
This example shows a configuration that obtains the necessary data.

同図において、1は指令語レジスタ、2は指令コード部
、3はID指定ビット、4はアドレス指定ビット、5は
仮想計算機のID部、6は仮想計算機のアドレス部、7
はカウンター・ナンバ一部、8.9はデコーダ、10は
仮想計算機のIDおよびアドレスを保持するレジスタ、
11はアンド回路、12は比較器を表している。
In the figure, 1 is a command word register, 2 is a command code field, 3 is an ID designation bit, 4 is an address designation bit, 5 is a virtual machine ID field, 6 is a virtual machine address field, and 7
is a part of the counter number, 8.9 is a decoder, 10 is a register that holds the ID and address of the virtual machine,
11 represents an AND circuit, and 12 represents a comparator.

指令語レジスタ1の内容の内、指令コード部2には測定
の開始、停止、測定事象の指定などを示す指令コードが
保持される。
Among the contents of the command word register 1, the command code section 2 holds command codes indicating start and stop of measurement, designation of measurement events, and the like.

また、ID指定ビットあるいはアドレス指定ビットはそ
れが“1″であるとき仮想計算機ID部5で指定された
IDまたは仮想計算機アドレス部6で指定されたアドレ
スを持つ仮想計算機のときのみ、カウントすることを表
すものである。
Also, when the ID specification bit or address specification bit is "1", it is counted only when the virtual machine has the ID specified in the virtual machine ID field 5 or the address specified in the virtual machine address field 6. It represents.

カウンター・ナンバ一部7には動作させるカウンターの
ナンバーを保持する。
The counter number part 7 holds the number of the counter to be operated.

レジスタ10には指令語レジスタ1の仮想計算機ID部
5および仮想計算機アドレス部6の内容が保持される。
The register 10 holds the contents of the virtual machine ID section 5 and the virtual machine address section 6 of the command word register 1.

該レジスタ10は、各カウンターに対応して設けられる
ものであって、この図ではカウンターが0〜3の4個存
在し、レジスタ10がそれらのカウンターにそれぞれ対
応している場合を示している。
The register 10 is provided corresponding to each counter, and this figure shows a case where there are four counters, numbered 0 to 3, and the register 10 corresponds to each of these counters.

レジスタ10には、仮想計算機のIDおよびアドレス値
が保持されるが、このとき、指令コ−ド部2の情報をデ
コードした信号とカウンター・ナンバ一部7の情報をデ
コードした信号とからクロックイネーブル信号を生成し
て、これを用いて指定する仮想計算機のIDおよびアド
レスを1、当該カウンターに対応するレジスタに保持す
る。
The register 10 holds the ID and address value of the virtual machine. A signal is generated and, using this signal, the ID and address of the specified virtual machine are held at 1 in the register corresponding to the counter.

比較器12には、現在実計算機で走行中の仮想計算機の
IDやアドレスが入力され、これとレジスタ10の内容
とを比較してそれらが一致したとき該比較器には該当す
るカウンターに対してカウントイネーブル信号を送出す
る。
The comparator 12 receives the ID and address of the virtual machine currently running on the real computer, compares this with the contents of the register 10, and when they match, the comparator sends a message to the corresponding counter. Sends a count enable signal.

第2図は、上記実施例における動作の例を示すタイムチ
ャートであって、測定の開始に当たり、仮想計算機ID
、アドレス指定命令によりカウンター0にI D=0の
仮想計算機を、カウンター1にID部1の仮想計算機を
、カウンター2にI D=2の仮想計算機を割り当てる
場合を示しており、各仮想計算機は13で示すようにデ
ィスパッチされる。
FIG. 2 is a time chart showing an example of the operation in the above embodiment.
, a case is shown in which a virtual machine with ID=0 is assigned to counter 0, a virtual machine with ID part 1 is assigned to counter 1, and a virtual machine with ID=2 is assigned to counter 2 by an addressing instruction, and each virtual machine It is dispatched as shown at 13.

[発明の効果] 以上説明したように、本発明によれば−OSやオペレー
タの操作に依存することなく、仮想針n八個々の性能測
定に係る計測データを自動的にカウントし、収集するこ
とが可能である利点を有する。
[Effects of the Invention] As explained above, according to the present invention, it is possible to automatically count and collect measurement data related to the performance measurement of each of the virtual needles, without depending on the OS or operator operations. It has the advantage of being possible.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のブロック図、第2図は実施
例の動作の例を示すタイムチャートである。 1・・・・・・指令語レジスタ、2・・・・・・指令コ
ード部、3・・・・・・ID指定ビット、4・・・・・
・アドレス指定ビット、5・・・・・・ID部、6・・
・・・・アドレス部、7・・・・・・カウンター・ナン
バ一部、8,9・・・・・・デコーダ、10・・・・・
・レジスタ、11・・・・・・アンド回路、12・・・
・・・比較器、13・・・・・・仮想計算機のディスバ
ッチの状態
FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a time chart showing an example of the operation of the embodiment. 1...Command word register, 2...Command code section, 3...ID designation bit, 4...
・Address specification bit, 5...ID section, 6...
...Address part, 7...Counter number part, 8, 9...Decoder, 10...
・Register, 11...AND circuit, 12...
...Comparator, 13...Disbatch status of virtual machine

Claims (1)

【特許請求の範囲】 電子計算機の内部で発生する事象あるいは状態の変化に
応じて発生する電気的信号を計数する少なくとも一つの
カウンターと、 上記カウンターを用いて測定すべき仮想計算機を特定す
る手段と、 上記カウンターに対応していて測定対象の仮想計算機を
特定するための情報を保持するレジスタと、 該レジスタの内容と実計算機を割り当てられた仮想計算
機のIDあるいはアドレスとを比較して、それらが一致
するか否かを識別し、その結果を出力する比較器と、 該比較器が、比較対象の両者が一致していることを表す
信号を出力しているとき、指定されたカウンターを動作
状態にする手段とを設けたことを特徴とする仮想計算機
の性能測定方式。
[Scope of Claims] At least one counter that counts electrical signals generated in response to events or state changes occurring inside a computer; and means for identifying a virtual computer to be measured using the counter. , Compare the contents of the register that corresponds to the above counter and hold information for identifying the virtual computer to be measured with the ID or address of the virtual computer to which the real computer is assigned, and determine whether they are correct. A comparator that identifies whether or not they match and outputs the result; and when the comparator outputs a signal indicating that both the comparison targets match, a specified counter is activated. 1. A method for measuring the performance of a virtual computer, characterized in that a means for measuring the performance of a virtual machine is provided.
JP62138436A 1987-06-02 1987-06-02 Virtual machine performance measurement method Expired - Fee Related JPH0769858B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62138436A JPH0769858B2 (en) 1987-06-02 1987-06-02 Virtual machine performance measurement method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62138436A JPH0769858B2 (en) 1987-06-02 1987-06-02 Virtual machine performance measurement method

Publications (2)

Publication Number Publication Date
JPS63301334A true JPS63301334A (en) 1988-12-08
JPH0769858B2 JPH0769858B2 (en) 1995-07-31

Family

ID=15221937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62138436A Expired - Fee Related JPH0769858B2 (en) 1987-06-02 1987-06-02 Virtual machine performance measurement method

Country Status (1)

Country Link
JP (1) JPH0769858B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013109777A (en) * 2006-08-08 2013-06-06 Intel Corp Virtualizing performance counters

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153457A (en) * 1980-04-28 1981-11-27 Mitsubishi Electric Corp Measuring device for computer load
JPS58190751U (en) * 1982-06-11 1983-12-19 三菱電機株式会社 Program monitor device
JPS62214449A (en) * 1986-03-15 1987-09-21 Hitachi Ltd Monitoring system for virtual computer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153457A (en) * 1980-04-28 1981-11-27 Mitsubishi Electric Corp Measuring device for computer load
JPS58190751U (en) * 1982-06-11 1983-12-19 三菱電機株式会社 Program monitor device
JPS62214449A (en) * 1986-03-15 1987-09-21 Hitachi Ltd Monitoring system for virtual computer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013109777A (en) * 2006-08-08 2013-06-06 Intel Corp Virtualizing performance counters
JP2014211891A (en) * 2006-08-08 2014-11-13 インテル・コーポレーション Virtualizing performance counters
US9244712B2 (en) 2006-08-08 2016-01-26 Intel Corporation Virtualizing performance counters

Also Published As

Publication number Publication date
JPH0769858B2 (en) 1995-07-31

Similar Documents

Publication Publication Date Title
US5103394A (en) Software performance analyzer
US4845615A (en) Software performance analyzer
US3818458A (en) Method and apparatus for monitoring a general purpose digital computer
US20120017123A1 (en) Time-Based Trace Facility
JP5353227B2 (en) Information processing apparatus having performance measurement program, performance measurement method, and performance measurement function.
JPH07281930A (en) Operation measurement/analysis system for information processor
US5280626A (en) Multi-process emulator suitable for testing software under multi-process environments
US3226684A (en) Computer control apparatus
JPS63301334A (en) Measuring system for performance of virtual computer
JPH07248941A (en) Debug support device
GB1247746A (en) Data processing machines
Bell Computer performance analysis-Measurement objectives and tools
JPS60238948A (en) Device for measuring processing time of computer system
JPH05257720A (en) Virtual computer system
JPH06149762A (en) Conflict operation testing system for computer system
JPH11212830A (en) Measuring device for performance of processor
JPS61117633A (en) Capture ratio measuring system
JPH04178840A (en) Performance measuring system
JPH10307763A (en) Bus monitor device
JPH07248810A (en) Numerical controller
JP2624798B2 (en) Processing unit debugging mechanism
JP2775830B2 (en) Instruction frequency measurement method
JPS59220850A (en) Trouble information collecting device
JPS6039236B2 (en) Display method
JPH11102306A (en) Emulator

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees