JP2624798B2 - Processing unit debugging mechanism - Google Patents

Processing unit debugging mechanism

Info

Publication number
JP2624798B2
JP2624798B2 JP63235061A JP23506188A JP2624798B2 JP 2624798 B2 JP2624798 B2 JP 2624798B2 JP 63235061 A JP63235061 A JP 63235061A JP 23506188 A JP23506188 A JP 23506188A JP 2624798 B2 JP2624798 B2 JP 2624798B2
Authority
JP
Japan
Prior art keywords
program
guest
mode
host
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63235061A
Other languages
Japanese (ja)
Other versions
JPH0283747A (en
Inventor
富士雄 涌井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63235061A priority Critical patent/JP2624798B2/en
Publication of JPH0283747A publication Critical patent/JPH0283747A/en
Application granted granted Critical
Publication of JP2624798B2 publication Critical patent/JP2624798B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、処理装置のデバッグ機能に係り、特に仮想
計算機におけるプログラムデバッグに好適な、処理装置
デバッグ機構に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a debugging function of a processing device, and more particularly to a processing device debugging mechanism suitable for debugging a program in a virtual machine.

〔従来の技術〕[Conventional technology]

従来のプログラムデバッグ機構は、特開昭61-3251号
公報に記載のように、デバッグ機能の一つであるアドレ
スコンペア機能に関し、プログラムカウンタの値が指定
アドレスを指定回数通った時にCPUを停止したりする様
になっていた。
As described in Japanese Patent Application Laid-Open No. 61-3251, the conventional program debugging mechanism relates to an address compare function, which is one of the debugging functions, and stops the CPU when the value of the program counter passes a specified address a specified number of times. Or something like that.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記従来技術は仮想計算機環境のプログラムが実行さ
れる処理装置で、ホスト又はゲストプログラムのどちら
かを特定しプログラムデバッグを行う際に、指定アドレ
スを指定回数通過した時にCPUを停止させたい場合があ
るが、この点について配慮されたものではない。
The above prior art is a processing device in which a program in a virtual machine environment is executed, and when specifying either a host or a guest program and performing program debugging, there is a case where it is desired to stop a CPU when a specified address is passed a specified number of times. However, this was not taken into account.

本発明の目的は、仮想計算機環境のプログラムが実行
される処理装置において、ホスト・ゲストの個々のプロ
グラムデバッグを可能にするものであり、更にゲストプ
ログラムについては、特定のゲストプログラムを指定可
能なプログラムデバック機能を提供する事にある。
An object of the present invention is to enable individual program debugging of a host / guest in a processing device in which a program in a virtual machine environment is executed, and further, for a guest program, a program capable of designating a specific guest program. The purpose is to provide a debugging function.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的は、ブログラムデバッグ機能に、ホストプロ
グラム,ゲストプログラムをデバッグ対象として規定す
るモードを設け、現在実行中のプログラムがホスト又は
ゲストであるかを示すモードが、規定したデバッグ対象
プログラムである時にプログラムデバッグ機能を有効と
する回路を設けることにより達成される。
The above object is to provide a program debug function with a mode in which a host program and a guest program are defined as debug targets, and when the mode indicating whether a program currently being executed is a host or a guest is the specified debug target program. This is achieved by providing a circuit that enables the program debug function.

また、複数ゲスト中の特定ゲストのプログラムデバッ
グ機能は、ゲストプログラムをデバッグ対象として規定
した時に、有効となるゲストプログラム識別因子を指定
するいくつかのモードを設け、更に識別因子の比較デー
タを保持する領域を確保し、ゲストプログラム実行開始
前に指定された識別因子が、既に保持されている比較デ
ータと一致するか否かを判定し、一致した時に、一致情
報を保持するラッチと、この一致情報をゲストプログラ
ム終了時に、リセットし、この一致情報を前記プログラ
ムデバッグ機能を有効とする回路の一要素とすることに
より達成される。
The program debugging function of a specific guest among a plurality of guests is provided with several modes for designating a guest program identification factor that is valid when a guest program is specified as a debugging target, and further holds identification factor comparison data. A latch for securing an area, determining whether or not the specified identification factor matches the comparison data already held before starting the execution of the guest program, and when matching, a latch for holding match information; At the end of the guest program, and using this coincidence information as an element of a circuit that enables the program debug function.

〔作用〕[Action]

仮想計算機環境のホスト,複数ゲストプログラムの実
行に、前記回路により、他プログラムの実行のいかんに
関らず、単一プログラム実行時と同様にプログラムデバ
ッグ機能を用いる事ができる。
The above-described circuit enables the use of the program debugging function in the execution of the host and the plurality of guest programs in the virtual machine environment in the same manner as when executing a single program, regardless of the execution of other programs.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図,第2図及び第3図
より説明する。
An embodiment of the present invention will be described below with reference to FIGS. 1, 2 and 3.

第1図は、仮想計算機環境における基本的なホストプ
ログラムとゲストプログラムの処理の流れを示してい
る。第2図は、ホストプログラム,ゲストプログラム間
での移行処理を行うup実行制御部の動作フローである。
第3図は、本発明のブロック図であり、 1.命令アドレスレジスタ、2.主記憶装置、 3.up実行制御部、 4.比較アドレス保持レジスタ、 5.デバッグ指示モード、 6.アドレスコンペアストップモード、 7.ホストデバッグ指示モード、 8.ゲストデバッグ指示モード、 9.ゲスト識別指示モード、 10.ゲスト比較識別データ保持レジスタ、 11.ゲスト実行モード、 12.ケスト識別一致モード、 13.命令アドレス比較一致検出回路、 14.比較一致検出回路、 15.CPUストップトリガ、 16.操作パネル、 である。
FIG. 1 shows a basic processing flow of a host program and a guest program in a virtual machine environment. FIG. 2 is an operation flow of an up execution control unit that performs a transition process between a host program and a guest program.
FIG. 3 is a block diagram of the present invention. 1. Instruction address register, 2. Main memory, 3. Up execution control unit, 4. Comparison address holding register, 5. Debug instruction mode, 6. Address compare stop Mode, 7.Host debug instruction mode, 8.Guest debug instruction mode, 9.Guest identification instruction mode, 10.Guest comparison identification data holding register, 11.Guest execution mode, 12.Kest identification match mode, 13.Instruction address comparison Match detection circuit, 14. Comparison match detection circuit, 15. CPU stop trigger, 16. Operation panel.

ゲストプログラムにおいて、命令アドレスコンペアス
トップを行うために、操作パネル16から比較アドレス保
持レジスタ4,デバッグ指示モード5,アドレスコンペアス
トップモード6,ゲストデバッグ指示モード8を設定す
る。CPUが動作状態になるとup実行制御部3は、アドレ
スレジスタ1にホストプログラムの命令アドレスを設定
し、主記憶装置2より読み出し実行する。up実行制御部
はゲストプログラム起動要求がホストプログラムで発生
するまで、次の命令を読み出し実行する処理を行う。比
較一致検出回路14は、up実行制御部へCPUストップの割
込トリガ15を発生する回路であり 発生する条件は、 デバッグ指示モード5でありかつアドレスコンペアス
トップモード6でありかつ実行する命令のアドレスレジ
スタ1の値と比較アドレスレジスタ4の内容が一致し、
更に次の4つの条件の少なくとも1つの条件が成立する
時に発生する回路である。
In the guest program, a comparison address holding register 4, a debug instruction mode 5, an address compare stop mode 6, and a guest debug instruction mode 8 are set from the operation panel 16 in order to perform an instruction address compare stop. When the CPU is in the operating state, the up execution control unit 3 sets the instruction address of the host program in the address register 1 and reads out and executes the instruction from the main storage device 2. The up execution control unit performs processing of reading and executing the next instruction until a guest program activation request is generated in the host program. The comparison match detection circuit 14 is a circuit that generates an interrupt trigger 15 for CPU stop to the up execution control unit. The conditions to be generated are the debug instruction mode 5 and the address compare stop mode 6 and the address of the instruction to be executed. When the value of the register 1 matches the content of the comparison address register 4,
Further, this circuit is generated when at least one of the following four conditions is satisfied.

動作条件 1.ホストデバッグモードでなく、ゲストデバッグモード
でない、 2.ホストデバッグモードでゲスト実行モードでない、 3.ゲストバッグモードでゲスト実行モードかつ、ゲスト
識別モードでない 1.ゲストバッグモードでゲスト実行モードかつ、ゲスト
識別モードかつゲスト識別一致モードである。
Operating conditions 1. Not in host debug mode and not in guest debug mode 2. In host debug mode and not in guest execution mode 3. In guest bag mode and in guest execution mode and not in guest identification mode 1. In guest bag mode and in guest execution mode In addition, the guest identification mode and the guest identification matching mode are set.

ホストプログラムでゲストプログラム起動要求が発生
するとup実行制御部は、第2図で示される処理を行う。
up実行制御部はゲスト識別モード12を判断し、ゲスト識
別モード12でなければ、ゲスト実行モード11を設定し、
命令アドレスレジスタ1にゲスト命令のアドレスを設定
し、命令順次実行する。ゲストプログラム実行中、比較
一致検出回路14は条件3を満たしているため、比較アド
レス保持レジスタ4と一致するアドレスの命令を実行す
るとき、up実行制御部へのCPUストップトリガ15が発生
し、停止状態となる。一致するアドレスの命令を実行す
る前に、ゲストプログラムでホストプログラムへの移行
要求が発生すると、up実行制御部はゲスト実行モード11
をリセットし、命令アドレスレジスタ1にホスト命令ア
ドレスを設定し、ホストプログラムを実行する。ゲスト
実行モード11をリセットしたため、比較一致検出回路14
は動作条件1〜4を満たさないため、ホストプログラム
実行中にup実行制御部へのCPUストップトリガ15を発生
することはない。以上により、ゲストプログラムのデバ
ッグを可能とする。
When a guest program start request occurs in the host program, the up execution control unit performs the processing shown in FIG.
up execution control unit determines the guest identification mode 12, if not the guest identification mode 12, sets the guest execution mode 11,
The address of the guest instruction is set in the instruction address register 1, and the instructions are sequentially executed. During execution of the guest program, the comparison match detection circuit 14 satisfies the condition 3, so that when executing the instruction of the address matching the comparison address holding register 4, the CPU stop trigger 15 to the up execution control unit is generated and the operation is stopped. State. If a request to shift to the host program occurs in the guest program before executing the instruction at the matching address, the up execution control unit sets the guest execution mode 11
Is reset, a host instruction address is set in the instruction address register 1, and the host program is executed. Since the guest execution mode 11 has been reset, the comparison match detection circuit 14
Does not satisfy the operating conditions 1 to 4, the CPU stop trigger 15 to the up execution control unit is not generated during execution of the host program. As described above, the guest program can be debugged.

同様にホストプログラムについては、ホストデバッグ
モードを操作パネル16より設定する事により可能とな
る。
Similarly, the host program can be set by setting the host debug mode from the operation panel 16.

次に、複数ゲストプログラムが実行される仮想計算機
環境での特定ゲストプログラムのデバッグについて、説
明する。
Next, debugging of a specific guest program in a virtual machine environment in which a plurality of guest programs are executed will be described.

前述の操作パネルからの設定の他に、該仮想計算機上
で実行される複数のゲストプログラム中から特定のゲス
トプログラムだけをデバッグするために各ゲストプログ
ラムに固有の情報を識別する事を指示するゲスト識別指
示モード9,ゲスト識別指示モードであらかじめ指定され
たゲストプログラムの固有の情報と比較するためのゲス
ト比較識別データ保持レジスタ10を設定する。ホストプ
ログラムからゲストプログラムへの移行処理中で、up実
行制御部はゲスト識別指示モードであれば、ゲスト識別
指示モードであらかじめ指定された識別因子について、
移行しようとするゲストプログラムの識別データと比較
識別データ保持レジスタ10の内容を比較し、一致しなけ
れば、ゲスト実行モード11を設定し、命令アドレスレジ
スタ1にゲスト命令アドレスを設定し、主記憶2より命
令を読み出し、順次命令を実行する。一致していれば、
ゲスト識別一致モード12を設定し、ゲスト実行モード11
を設定し、同様に順次命令を実行する。
In addition to the settings from the operation panel described above, in order to debug only a specific guest program from among a plurality of guest programs executed on the virtual machine, a guest instructing to identify information unique to each guest program In the identification instruction mode 9, the guest comparison identification data holding register 10 for comparison with the unique information of the guest program specified in advance in the guest identification instruction mode is set. During the transition process from the host program to the guest program, if the up execution control unit is in the guest identification instruction mode, the identification factor specified in advance in the guest identification instruction mode is:
The identification data of the guest program to be migrated is compared with the contents of the comparison identification data holding register 10. If they do not match, the guest execution mode 11 is set, the guest instruction address is set in the instruction address register 1, and the main memory 2 is set. Instructions are read out and executed sequentially. If they match,
Set guest identification match mode 12 and guest execution mode 11
, And sequentially execute instructions in the same manner.

ゲスト識別一致モード12で、比較アドレス保持レジス
タ4の内容と同じ命令アドレスの命令を実行せず、ゲス
トプログラムでホストプログラムへの移行要求が発生す
ると、up実行制御部はゲスト識別一致モード12をリセッ
トし、ゲスト実行モード11をリセットした後ホストプロ
グラムを実行する。ホストプログラムでゲストプログラ
ム移行の要求が発生すると、同様の処理が行われる。ゲ
スト識別モード12で比較アドレス保持レジスタの内容と
同じ命令アドレスの命令を実行すると、動作条件4が成
立し、up実行制御部へCPUストップトリガ15が発生し、C
PUは停止する。この様にして、特定のゲストプログラム
について、デバッグを行う事が可能となった。
In the guest identification match mode 12, when the instruction of the same instruction address as the content of the comparison address holding register 4 is not executed and a request to shift to the host program occurs in the guest program, the up execution control unit resets the guest identification match mode 12. Then, after resetting the guest execution mode 11, the host program is executed. When a request for migration of a guest program occurs in the host program, the same processing is performed. When an instruction having the same instruction address as the contents of the comparison address holding register is executed in the guest identification mode 12, the operation condition 4 is satisfied, a CPU stop trigger 15 is generated to the up execution control unit, and
PU stops. In this way, it is possible to debug a specific guest program.

〔発明の効果〕〔The invention's effect〕

本発明によれば、仮想計算機環境で実行されるプログ
ラムのデバッグにおいて、ホスト,ゲストプログラムの
個別デバッグ、更に特定ゲストプログラムのデバッグを
可能とし、プログラム相互の関係を配慮する必要がなく
なり、デバッグ効率を向上させる。
According to the present invention, in debugging a program executed in a virtual machine environment, it is possible to individually debug a host and a guest program, and further to debug a specific guest program. Improve.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の仮想計算機上のプログラムの流れを示
す説明図、第2図は本発明の一実施例の処理フロー図、
第3図は本発明の一実施例の説明図である。 4……比較アドレス保持レジスタ、5……デバッグ指示
モード、6……アドレスコンペアストップモード、11…
…ゲスト実行モード、13……命令アドレス比較一致検出
回路、14……比較一致検出回路。
FIG. 1 is an explanatory diagram showing the flow of a program on a virtual machine of the present invention, FIG. 2 is a processing flow diagram of an embodiment of the present invention,
FIG. 3 is an explanatory view of one embodiment of the present invention. 4 ... comparison address holding register, 5 ... debug instruction mode, 6 ... address compare stop mode, 11 ...
... Guest execution mode, 13 ... Instruction address comparison match detection circuit, 14 ... Comparison match detection circuit.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】仮想計算機環境のプログラムが実行される
処理装置において、現在実行中のプログラムがホストで
あるかゲストであるかを示す手段と、少なくともアドレ
スコンペア機能を含むプログラムデバッグ機能がデバッ
グ対象とするプログラムがホストか又はゲストかを設定
する手段と、両手段で示される内容を比較して一致を検
出する手段とを有し、一致を検出した時に少なくともCP
U停止を含むプログラムデバッグ機能を有効とすること
を特徴とする処理装置のデバッグ機構。
In a processing apparatus for executing a program in a virtual machine environment, means for indicating whether a program currently being executed is a host or a guest, and a program debug function including at least an address compare function are defined as debug targets. Means for setting whether the program to be executed is a host or a guest, and means for comparing the contents indicated by both means to detect a match.
A debugging mechanism for a processing device, wherein a program debugging function including a U stop is enabled.
【請求項2】デバッグ対象として複数のゲストプログラ
ム中から特定のゲストプログラムを指定する手段と、現
在実行中のプログラムが前記指定された特定のゲストプ
ログラムであることを示す手段とを有することを特徴と
する請求項1記載の処理装置のデバッグ機構。
2. A method according to claim 1, further comprising: means for designating a specific guest program from among a plurality of guest programs to be debugged; and means for indicating that a program currently being executed is the specified specific guest program. 2. The debugging mechanism for a processing device according to claim 1, wherein
JP63235061A 1988-09-21 1988-09-21 Processing unit debugging mechanism Expired - Fee Related JP2624798B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63235061A JP2624798B2 (en) 1988-09-21 1988-09-21 Processing unit debugging mechanism

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63235061A JP2624798B2 (en) 1988-09-21 1988-09-21 Processing unit debugging mechanism

Publications (2)

Publication Number Publication Date
JPH0283747A JPH0283747A (en) 1990-03-23
JP2624798B2 true JP2624798B2 (en) 1997-06-25

Family

ID=16980498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63235061A Expired - Fee Related JP2624798B2 (en) 1988-09-21 1988-09-21 Processing unit debugging mechanism

Country Status (1)

Country Link
JP (1) JP2624798B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05241897A (en) * 1992-02-12 1993-09-21 Nec Corp Information processor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62114042A (en) * 1985-11-13 1987-05-25 Fujitsu Ltd Program event recording control system

Also Published As

Publication number Publication date
JPH0283747A (en) 1990-03-23

Similar Documents

Publication Publication Date Title
US5187802A (en) Virtual machine system with vitual machine resetting store indicating that virtual machine processed interrupt without virtual machine control program intervention
JPH0574099B2 (en)
US4974147A (en) Programmable quiesce apparatus for retry, recovery and debug
US5280626A (en) Multi-process emulator suitable for testing software under multi-process environments
JP2624798B2 (en) Processing unit debugging mechanism
JPS60159951A (en) Tracing system in information processing device
JPS62145426A (en) Microprograms processing unit
JPH01125633A (en) System for debugging multi-processing system
JPS6120900B2 (en)
JP2684966B2 (en) I / O processor debug device
JPH0754470B2 (en) Control method for virtual computer system
JPH0440532A (en) Real time processor
JPS60262251A (en) Backup device for development of microprocessor
JP2550708B2 (en) Debug method
JP2575025B2 (en) In-circuit emulator
JPS6146535A (en) Pseudo error setting control system
JPS59229658A (en) Information processor
JPS6227421B2 (en)
JPS63238637A (en) Time-out detecting circuit
JPH01293447A (en) Control system for address coincidence interruption
JPS58165148A (en) Instruction stop circuit
JPH0772874B2 (en) Interrupt receiving device
JPS5826585B2 (en) Program debugging and data retrieval
JPS60252960A (en) Program analysis controlling system
JPS6269329A (en) Detecting system for breakage position of memory

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees