JPH0754470B2 - Control method for virtual computer system - Google Patents

Control method for virtual computer system

Info

Publication number
JPH0754470B2
JPH0754470B2 JP61064050A JP6405086A JPH0754470B2 JP H0754470 B2 JPH0754470 B2 JP H0754470B2 JP 61064050 A JP61064050 A JP 61064050A JP 6405086 A JP6405086 A JP 6405086A JP H0754470 B2 JPH0754470 B2 JP H0754470B2
Authority
JP
Japan
Prior art keywords
virtual
hardware
computer
virtual computer
start instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61064050A
Other languages
Japanese (ja)
Other versions
JPS62221736A (en
Inventor
英雄 澤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61064050A priority Critical patent/JPH0754470B2/en
Publication of JPS62221736A publication Critical patent/JPS62221736A/en
Publication of JPH0754470B2 publication Critical patent/JPH0754470B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、仮想計算機(VM)システムに係り、特にVM起
動命令で、VM情報領域の情報を実計算機のハードウェア
にロードしてVM走行状態になる仮想計算機システムに関
する。
Description: TECHNICAL FIELD The present invention relates to a virtual machine (VM) system, and in particular, a VM start instruction loads information in a VM information area into hardware of a real computer to execute VM running. A virtual computer system in a state.

〔従来の技術〕[Conventional technology]

従来VM起動命令で、主記憶中のVM情報領域の情報を実計
算機のハードウェアにロードしてVM走行状態になる仮想
計算機システムについては、例えば、特開昭57-212680
号公報、およびアイビーエム システム/370エックスエ
ー インタプリティブ エクスキューション(エスエー
22-7095-0)(IBM System/370XA Interpretive Executi
on(SA22-7095-0)において論じられている。
For a conventional virtual machine system in which the information of the VM information area in the main memory is loaded into the hardware of the real machine by the VM start instruction and the virtual machine is in the VM running state, see
Gazette, and IBM System / 370 XA Interpretive Execution (SA
22-7095-0) (IBM System / 370XA Interpretive Executi
on (SA22-7095-0).

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記従来技術では、VM情報領域(VMIR)は256バイトあ
り、VM起動命令が発行されるたびに、VMIRの中の予定さ
れたフィールドのすべてが、実計算機の予定されたハー
ドウェアにロードされ、ロードの前後でハードウェアの
状態が変わらないようなVMIRの中のフィールドもロード
されるため、無駄な主記憶の読み出しおよび読み出しデ
ータのハードウェアへのロードが発生することが配慮さ
れておらず、このため毎回VM起動命令に多大の時間を要
していた。
In the above conventional technology, the VM information area (VMIR) has 256 bytes, and every time the VM boot instruction is issued, all the scheduled fields in the VMIR are loaded into the scheduled hardware of the real computer, Since the field in VMIR that does not change the hardware state before and after loading is also loaded, it is not considered that unnecessary reading of main memory and loading of read data to hardware occur. For this reason, it takes a lot of time to execute the VM start instruction each time.

本発明の目的は、前記の如き無駄を省くことにより、VM
ディスパッチ時間を短縮することにある。
The purpose of the present invention is to eliminate VM
To reduce the dispatch time.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は、VMIRの情報をロードしても、ハードウェア
の状態が変化しないロード不要のVMIRのフィールドを、
バーチャルマシンモニタ(VMM)が指定することによっ
て、VM起動命令において、ロード不要のVMIRのフィール
ドの主記憶からの読出しおよびハードウェアへのロード
を行なわないように制御することにより、達成される。
VMMは、各VM(仮想計算機)対応に、あらかじめ所定の
主記憶エリアに、VMIRのいずれのフィールドをハードウ
ェアにロードするか指定するロード・レベルを設定し、
VM起動命令実行時に該ロード・レベルに従って、VMIRの
中のロードすべきフィールドを選択し、ハードウェアに
ロードすることにより、前記目的が達成される。なお、
このロード・レベルは、VM起動命令自身の命令語のフィ
ールドで指定する方式でもよい。
For the above purpose, the VMIR field that does not need to be loaded and whose hardware status does not change even when the VMIR information is loaded,
This is achieved by the virtual machine monitor (VMM) specifying that the VM start instruction is controlled not to read the field of the VMIR that does not need to be loaded from the main memory and load it into the hardware.
VMM sets the load level that specifies which field of VMIR is loaded to the hardware in a predetermined main storage area in advance for each VM (virtual machine),
The above object is achieved by selecting a field to be loaded in the VMIR according to the load level when the VM start instruction is executed and loading it into the hardware. In addition,
This load level may be specified in the command word field of the VM start instruction itself.

〔作用〕[Action]

VM起動命令で指定されるVM情報領域VMIRの各フィールド
をハードウェアにロードするか否か指定するロード・レ
ベル指定手段を設け、VMMがVM起動命令発行前、又はVM
起動命令自身の命令語のフィールドで該ロード・レベル
を、ハードウェアにロードするフィールドと、ロードし
ないフィールドが識別できるように設定することによ
り、VM起動命令実行時に、ハードウェアにロードする必
要の無いVMIRフィールドの読出しおよびハードウェアへ
のロード動作を省略でき、VM起動命令の処理時間が短縮
できる。
A load level specification means for specifying whether or not each field of the VM information area VMIR specified by the VM start instruction is loaded to the hardware is provided.
By setting the load level in the field of the instruction word of the boot instruction itself so that the field that is loaded into hardware and the field that is not loaded can be identified, there is no need to load it in hardware when the VM boot instruction is executed. The VMIR field read and hardware load operations can be omitted, and the processing time of the VM start instruction can be shortened.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図により説明する。VM起
動命令のオペランド・アドレスは主記憶(MS)1内のVM
情報領域(VMIR)2の先頭アドレスとなっている。本実
施例では、ロード・レベル指定領域(LLIR)3をVMIR2
に続くMS1上に設け、VMMがVM起動命令発行前にあらかじ
めロード・レベルを決定し、LLIR3に格納しておく方式
とする。LLIR3のビット0〜23は、VMIRのあらかじめ定
められたフィールドの、 プリフィックス値 PFX…100 VMの主記憶スタート アドレスSTA…101 〃 〃 上限アドレスULA…102 汎用レジスタ GR14〜15…103,104 CPUタイマCPUT…105 クロック・コンパレータCKC…106 制御レジスタCRO〜15…107〜122 PSW…123 に対応している。
An embodiment of the present invention will be described below with reference to FIG. Operand address of VM start instruction is VM in main memory (MS) 1
It is the start address of the information area (VMIR) 2. In this embodiment, the load level designation area (LLIR) 3 is set to VMIR2.
It will be installed on the MS1 that follows, and the VMM will predetermine the load level before issuing the VM start instruction and store it in the LLIR3. Bits 0 to 23 of LLIR3 are prefix values PFX ... 100 VM main memory start address STA ... 101 〃 〃 upper limit address ULA ... 102 General-purpose registers GR14-15 ... 103,104 CPU timer CPUT ... 105 Clock comparator CKC ... 106 Corresponding to control registers CRO-15 ... 107-122 PSW ... 123.

VM起動命令の実行では、LLIR3を読み出し、ビット0〜2
3の内‘1'であるビットに対応するVMIR2内のフィールド
を読み出し、CPU4内のあらかじめ定められたハードウェ
アにロードする。VMIR2のフィールドとCPU4のハードウ
ェアの対応は表1に示すとおりである。
To execute the VM start instruction, read LLIR3, and then bits 0-2
The field in VMIR2 corresponding to the bit that is '1' out of 3 is read and loaded into the predetermined hardware in CPU4. Table 1 shows the correspondence between VMIR2 fields and CPU4 hardware.

次に、LLIR3の設定について述べる。 Next, the setting of LLIR3 is described.

VM走行中に、例えばタイムスライスを使い切った場合
や、PSWがWAIT状態になった場合、VMは割込みを発生
し、VMMに制御が移る。この様な場合には、VMMは、別の
VMを次にディスパッチする。すなわち次に実行されるVM
は、直前に実行されていたVMと異なるが、この時には、
通常VMIR2のあらかじめ定められたフィールドすべて
を、CPU4のハードウェアにロードしなければならないた
め、VMMは、VM起動命令発行前にLLIR3の全ビット(ビッ
ト0〜23)をすべて‘1'にしておく。
When the VM is running, for example, when the time slice is used up, or when the PSW enters the WAIT state, the VM issues an interrupt and the control is transferred to the VMM. In this case, VMM
Then dispatch the VM. Ie the next VM to be executed
Is different from the VM that was running immediately before, but at this time,
Normally, all the predetermined fields of VMIR2 must be loaded to the hardware of CPU4, so VMM sets all the bits (bits 0 to 23) of LLIR3 to "1" before issuing the VM start instruction. .

一方、VM走行中にVMが直接実行できない命令が現われ、
VMMに該命令のシミュレーションを依頼するために割込
みが発生し、VMMに制御が移り、該命令のシミュレーシ
ョンが完了した場合には、VMMは直前に実行していたVM
を再びディスパッチする。この様な場合には、通常CPU4
内のVM専用ハードウェア、本実施例では、VPXR200A、
(実マシンのプリフィックスレジスタはPXR200Bで別に
存在している。)、STAR201、およびULAR202は、VMMで
使用しないため、これらの内容はVMからVMMに制御が移
る前と変化していない。そこで、これらのハードウェア
に対応するLLIR3のビット0,1,2は‘0'にする。この他の
ハードウェアでも、VMからVMMへの遷移時、およびVMM走
行中に変化していなければ、対応するLLIR3のビットを
‘0'に設定しておく。この結果、VM起動命令では、LLIR
3のビットが‘0'のVMIR2のフィールドはMS1から読出さ
れず、またハードウェアへのロード動作も行われないこ
とになり、VM起動命令の処理時間が短縮されVMディスパ
ッチのオーバヘッドが削減できる効果がある。
On the other hand, while VM is running, an instruction that VM cannot directly execute appears,
When an interrupt occurs to request the VMM to simulate the instruction, control is transferred to the VMM, and the simulation of the instruction is completed, the VMM is the VM that was executing immediately before.
To dispatch again. In such a case, normal CPU4
VM dedicated hardware inside, VPXR200A in this embodiment,
(The prefix register of the actual machine exists separately in PXR200B.), STAR201, and ULAR202 are not used in VMM, so these contents are the same as before VM was transferred to VMM. Therefore, bits 0, 1, and 2 of LLIR3 corresponding to these hardware are set to '0'. In other hardware as well, if there is no change during transition from VM to VMM and during VMM running, set the corresponding LLIR3 bit to '0'. As a result, in the VM start instruction, LLIR
The VMIR2 field in which the 3rd bit is '0' is not read from MS1 and the load operation to the hardware is not performed, so the processing time of VM start instruction is shortened and the overhead of VM dispatch can be reduced There is.

〔発明の効果〕〔The invention's effect〕

本発明によれば、VM起動命令で指定されるVM情報領域VM
IRの各フィールドをハードウェアにロードするか否か指
定するロード・レベル指定手段を設け、VMMがVM起動命
令発行前、又はVM起動命令自身の命令語のフィールドで
該ロード・レベルを、ハードウェアにロードするフィー
ルドと、ロードしないフィールドが識別できるように設
定することにより、VM起動命令実行時に、ハードウェア
にロードする必要の無いVMIRのフィールドの読出しおよ
びハードウェアへのロード動作を省略でき、VM起動命令
の処理時間が短縮できるので、VMオーバヘッドを削減で
きる効果がある。また、本願発明では、ハードウェアの
レジスタに変更が無くても、仮想計算機モニタが、主記
憶上の仮想計算機の仮想計算機情報記憶領域のレジスタ
を変更した場合には、当該仮想計算機のロード・レベル
を主記憶上に指定するので、その変更された箇所のみを
所定のハードウェアへロードできるという効果がある。
更に、複数の仮想計算機対応に主記憶上にロード・レベ
ルを設定するので、例えば、仮想計算機モニタが複数の
仮想計算機の命令をシミュレートし、シミュレート結果
をセットすることで複数の仮想計算機情報記憶領域を更
新した場合でも、各仮想計算機毎に、その変更された箇
所のみを所定のハードウェアへロードできる効果があ
る。
According to the present invention, the VM information area VM specified by the VM start instruction
A load level designating means for designating whether or not each field of the IR is loaded into hardware is provided, and the VMM is configured to specify the load level before issuing the VM start instruction or in the field of the instruction word of the VM start instruction itself By setting so that the fields to be loaded into and those not to be loaded can be identified, it is possible to omit the VMIR field reading that does not need to be loaded into the hardware and the loading operation to the hardware when the VM start instruction is executed. Since the processing time of the start instruction can be shortened, the VM overhead can be reduced. Further, according to the present invention, even if the hardware register is not changed, when the virtual computer monitor changes the register of the virtual computer information storage area of the virtual computer in the main memory, the load level of the virtual computer is changed. Is specified in the main memory, there is an effect that only the changed portion can be loaded into the predetermined hardware.
Furthermore, since the load level is set in the main memory for multiple virtual machines, for example, the virtual machine monitor simulates the instructions of multiple virtual machines and sets the simulation results to set the virtual machine information. Even when the storage area is updated, there is an effect that only the changed portion can be loaded into the predetermined hardware for each virtual computer.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例のMSとMS内のVMIR、LLIR、お
よびCPUを示す図である。 1……主記憶(MS) 2……VM情報領域(VMIR) 3……ロード・レベル指定領域(LLIR) 4……CPU
FIG. 1 is a diagram showing an MS and VMIR, LLIR, and CPU in the MS according to an embodiment of the present invention. 1 ... Main memory (MS) 2 ... VM information area (VMIR) 3 ... Load level specification area (LLIR) 4 ... CPU

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数の仮想計算機と、前記複数の仮想計算
機を管理する仮想計算機モニタから成り、前記仮想計算
機モニタが仮想計算機をディスパッチする際に、該仮想
計算機に関する情報を格納している主記憶上の仮想計算
機情報記憶領域を指定し、該仮想計算機情報記憶領域の
情報を実計算機の予定されたハードウェアにロードする
仮想計算機起動命令を発行して、仮想計算機走行状態に
なる仮想計算機システムの制御方法であって、 前記仮想計算機情報記憶領域を複数の領域に分割し、い
ずれの領域の情報を実計算機の予定されたハードウェア
にロードするかを示すロード・レベルを、前記仮想計算
機モニタが各仮想計算機対応に主記憶上に指定し、 前記仮想計算機起動命令が発行されたとき、当該仮想計
算起動命令によって起動される仮想計算機に対応するロ
ード・レベルに従って前記仮想計算機情報記憶領域の情
報の一部又は全部を実計算機の予定されたハードウェア
に選択的にロードすることを特徴とする仮想計算機シス
テムの制御方法。
1. A main memory which comprises a plurality of virtual machines and a virtual machine monitor which manages the plurality of virtual machines, and which stores information about the virtual machines when the virtual machine monitor dispatches the virtual machines. The virtual computer information storage area is designated, the virtual computer information storage area information is issued to the scheduled hardware of the real computer by issuing a virtual machine start instruction, and the virtual computer system enters the virtual machine running state. In the control method, the virtual computer information storage area is divided into a plurality of areas, and the virtual computer monitor displays a load level indicating which area information is to be loaded into the scheduled hardware of the real computer. It is specified in the main memory for each virtual computer, and when the virtual computer start instruction is issued, it is started by the virtual calculation start instruction. Control method of a virtual computer system, characterized by selectively load some or all of the information of the virtual computer information storage area on the intended hardware real machine according to a load level corresponding to the virtual machine.
JP61064050A 1986-03-24 1986-03-24 Control method for virtual computer system Expired - Lifetime JPH0754470B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61064050A JPH0754470B2 (en) 1986-03-24 1986-03-24 Control method for virtual computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61064050A JPH0754470B2 (en) 1986-03-24 1986-03-24 Control method for virtual computer system

Publications (2)

Publication Number Publication Date
JPS62221736A JPS62221736A (en) 1987-09-29
JPH0754470B2 true JPH0754470B2 (en) 1995-06-07

Family

ID=13246877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61064050A Expired - Lifetime JPH0754470B2 (en) 1986-03-24 1986-03-24 Control method for virtual computer system

Country Status (1)

Country Link
JP (1) JPH0754470B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6474632A (en) * 1987-09-16 1989-03-20 Fujitsu Ltd Control transfer system for virtual computer
US7793286B2 (en) * 2002-12-19 2010-09-07 Intel Corporation Methods and systems to manage machine state in virtual machine operations
US7904903B2 (en) 2005-06-30 2011-03-08 Intel Corporation Selective register save and restore upon context switch using trap

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
山谷・秋山、仮想計算機、昭和55年5月20日、共立出版(株)、P.46−47

Also Published As

Publication number Publication date
JPS62221736A (en) 1987-09-29

Similar Documents

Publication Publication Date Title
US5218712A (en) Providing a data processor with a user-mode accessible mode of operations in which the processor performs processing operations without interruption
US4819234A (en) Operating system debugger
US4031517A (en) Emulation of target system interrupts through the use of counters
EP0145960B1 (en) Selective guest system purge control
US5003468A (en) Guest machine execution control system for virutal machine system
JPH0754470B2 (en) Control method for virtual computer system
EP0301707B1 (en) Apparatus and method for providing an extended processing environment on nonmicrocoded data processing system
JPS60159948A (en) Instruction exception processing system
CA1302580C (en) Apparatus and method for using lockout for synchronization of access to main memory signal groups in a multiprocessor data processing system
JPH0731609B2 (en) VM mode change device
JPH0668725B2 (en) Device for responding to interrupt condition in data processing system and method for responding to asynchronous interrupt condition
JPS61184643A (en) Starting control system for virtual computer
JPS6049352B2 (en) data processing equipment
JPS6339933B2 (en)
US3454931A (en) Data processing system including address development apparatus
JP2624798B2 (en) Processing unit debugging mechanism
JP2899009B2 (en) Information processing device
JP3022398B2 (en) Virtual computer system
JPH0438011B2 (en)
JPS6042968B2 (en) information processing equipment
JPS5856051A (en) Address comparison system by access interruption
JPS6232502B2 (en)
JPS5835648A (en) Program execution controlling system
JPH0638238B2 (en) Virtual computer system
JPH0772874B2 (en) Interrupt receiving device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term