JPS63300627A - アナログ・ディジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、アナログ信号をディジタル信号に変換するア
ナログ・ディジタル変換器（Ａ／Ｄ変換器と呼ぶ）に関
し、高精度で集積回路の電源電圧範囲までのＡ／Ｄ変換
が可能な集積化に適したＡ／Ｄ変換器に関する。

［従来の技術］ 従来、この種のＡ／Ｄ変換器としては、標本化保持回路
、ディジタル・アナログ変換回路、電圧比較器、逐次比
較レジスタで構成された逐次比較型のＡ／Ｄ変換器かあ
る。第４図に標本化保持回路及びディジタル・アナログ
変換部２と、電圧比較器１との接続を示し、この逐次比
較型のＡ／Ｄ変換器の動作について説明する。このＡ／
Ｄ変換器はｎヒツト構成でありアナログ信号入力端子■
ＩＮと、第１、第２の基準電圧入力端子ＶＲεＦ１、■
ＲＥＦ２　（■ＲＥＦＩ＞　Ｖ　ＲＥＦ２）と、これら
の入力端子■ＲＥＦＩ、Ｖ　ＲＥＦ２の基準電圧の中点
電位を作るための抵抗Ｒ１、Ｒ２と、アナログ入力信号
を標本化保持するための２進化重み付けされた容量列（
Ｃ，Ｃ。

２Ｃ１・・２″−２０）と、この容量列及び容量列の下
部を逐次比較レジスタからの制御信号により第１または
第２基準電圧入力端子Ｖ　ＲＥＦＩ、Ｖ　ＲＥＦ２、若
しくは基準電圧の中点電位に切り換えるためのスイッチ
Ｓ３、Ｓ４、Ｓ１０．Ｓｌｌ、〜Ｓ　（２ｎ＋７）とで
構成されたディジタル・アナログ変換部と、この容量列
上部Ａ及び基準電圧の中点電位に差動人力端子が接続さ
れた電圧比較器１とを有している。スイッチＳ１、Ｓ２
はアナログ入力信号と基準電圧の中点電位を切り換えろ
ためのスイッチであり、スイッチＳ５は容量列上部を基
準電圧の中点電位に接続するためのスイッチである。

第４図では、第１および第２基準電圧入力端子■ＲＥＦ
Ｉ、Ｖ　ＲＥＦ２間には、電源Ｅが接続されており、こ
れは電圧比較器１の電源と共通てあり、具体的には５■
で動作している。Ａ／Ｄ変換動作はまずスイッチＳ１、
Ｓ３、Ｓ８．５ＩＯ１Ｓ１２、・・・Ｓ　（２ｎ＋６）
、Ｓ５をオンさせ、他のスイッチをオフさせる。次にア
ナログ信号入力端子■ｍにより、容量列Ｃ〜２　’−”
　Ｃに基準電圧の中点電位を基準としてアナログ入力信
号をＶ（Ｖ≧０）をチャージアップする。次に、スイッ
チＳ１、Ｓ５をオフしくこの動作により、アナログ入力
信号の標本化が行われたことになる）、スイッチＳ２を
オンし第１ビツト（ＭＳＢ）の判定を行う。つまり基準
電圧の中点電位は（（Ｖ　ＲＥＦＩ　＋　Ｖ　ＲＥＦ２
）／　（Ｒ１＋Ｒ２））　Ｒ２であるから、容量列上部
の電位は−（Ｖ−２（ＶＲＥＦ１＋ＶＲＥＦ２）　／　
（Ｒ１＋Ｒ２）Ｒ２）となり、電圧比較器１の差動入力
間には、−（Ｖ　−（ＶＲＥＦ１＋ＶＲＥＦ２）　／　
（Ｒ１＋Ｒ２）　Ｒ２）の電圧が人力される。故ニＶ　
＞　（（Ｖ　ＲＥＦ１＋　Ｖ　ＲＥＦ２）／　（Ｒ１＋
Ｒ２）Ｒ２）の時、つまりＶが基準電圧の中点電位より
も大きい時、電圧比較器１の出力は高り、　ヘ／ｌ、と
なり一方Ｖ＜　（（ＶＲＥＦ１＋ＶＲＥＦ２）　／（Ｒ
１＋Ｒ２）Ｒ２）の時は、低レベルとなる。この信号を
逐次比較レジスタは受は取り、高レベルの時はスイッチ
Ｓ３をオンの状態とし、このＡ／Ｄ変換器の出力ディジ
タルコードのＭＳＢを１１１′１とする。一方、低レベ
ルの時は、スイッチＳ３をオフ、Ｓ４をオン状態とし、
出力コードのＭ　Ｓ　Ｄを１１０！＋とする。次に、こ
のＡ／Ｄ変換器の動作は、逐次比較動作に移り、スイッ
チＳ　（２ｎ＋６）をオフ、Ｓ　（２ｎ＋７）をオンと
し、最大容量２１′Ｉ−２Ｃの下部のみをスイッチＳ３
（ＭＳＤが′１゛の時）又は、スイッチＳ４（ＭＳＢが
Ｏの時）を介して、基準電圧に接続し電圧比較器１で大
小を比較し第２ビツトを判定する。ＭＳＢかＩＭＩＩの
時、逐次比較レジスタは、電圧比較器１の出力か高レベ
ルの時は、第２ビツトをｌＩＩ＋＋とし・、スイッチＳ
　（２ｎ＋７）はオン状態、一方、低レベルの時は第２
ヒツトを１１０１１としスイッチＳ　（２ｎ＋７）はオ
フ、Ｓ　（２ｎ＋６）をオン状態とし、（ＭＳＢが゛′
０パの時は、第２ビツトの”１″、”０″が逆となる）
容量２−３　Ｃの下部を上記同様に基準電圧に接続し、
電圧比較器１で大小を比較し、第３ビツトを判定する。

以後上記同様逐次比較動作により、ｎビットの出力ディ
ジタルコードを判定する。

［発明が解決しようとする問題点］ 上述した従来のＡ／Ｄ変換器の変換特性を第５図に示す
。第５図の実線１は基準電圧の中点電位か（Ｖ　ＲＥＦ
１＋　Ｖ　ＲＥＦ２）　／　２の時の変換特性である。

つまり、抵抗Ｒ１、Ｒ２の値がまったく等しいＲ１＝Ｒ
２の場合である。しかしながらこれを集積回路化する場
合には、製造バラツキ等によりＲ１＝Ｒ２とする事は非
常に困難であり抵抗Ｒ１とＲ２とが異なると点線２　（
Ｒ１＞Ｒ２の時）又は点線３　（Ｒ１＜Ｒ２の時）の様
な折線となる。したがって、（０１１・・・１）のコー
ドから（１００・・・０）のコードへの切り換わり目で
直線性が損なわれ、Ａ／Ｄ変換器の特性として、最も重
要な直線性が悪化すると言う問題点があった。

したがって、本発明の目的は直線性に優れたＡ／Ｄ変換
器を提供することである。

［問題点を解決するための手段および作用コ本発明のＡ
／Ｄ変換器は、入力アナログ信号の標本化保持回路と、
ディジタル・アナログ変換回路と、電圧比較器と、逐次
比較レジスタとを備えた逐次比較型のアナログ・ディジ
タル変換器において、前記標本化保持回路とディジタル
・アナログ変換回路とをそれぞれ２回路用いて差動構成
とし、標本化時に上記２個の標本化保持回路を直列に接
続して各々の標本化保持回路に逆極性の信号を標本化保
持させて人力アナログ信号を差動信号に変換保持し、該
差動信号で逐次比較動作を行うことを特徴としている。

したがって、本発明のＡ　／　Ｄ変換器は標本化時に、
この２個の標本化保持回路を直列に接続してこの各々の
保持回路に逆極性の信号を標本化保持することにより、
人力アナログ信号を差動信号に変換保持し、差動で逐次
比較動作する。

その結果、上述した従来のＡ／Ｄ変換器に対して、本発
明は人力信号を標本化時に差動信号に変換保持し、差動
でＡ／Ｄ変換する事により直線性特性を基準電圧の中点
電位の誤差に不感とする独創的内容を有する。

［実施例］ 次に本発明の実施例について図面を参照して説明する。

第１図は、本発明の第１の実施例であり、第４図と同一
部分には、同一番号が付しである。第４図の構成と異な
る点は互いに同一構成の２つの標本化保持回路及びディ
ジタル・アナログ変換器部２．３を使用した差動構成と
なっていることである。これらの標本化保持回路及びデ
ィジタル・アナログ変換部２，３はスイッチＳ１、Ｓ２
、Ｓ８、Ｓ９、〜５（２ｎ＋９）と連動して、同相でオ
ン、オフするスイッチＳｌ’、Ｓ２’、Ｓ８’、８９゛
、〜Ｓ　（２ｎ＋９）’を有している。本実施例のＡ／
Ｄ変換器は２進化重み付された容量列（Ｃ。

Ｃ，２Ｃ，・・、２’−’Ｃ）を直列に接続するための
スイッチＳ５と電圧比較器１の差動の入力端子を中点電
位に接続するためのスイッチｓ６．８６′とを更に有し
ており容ＮＣｏは各々の容量列上部に付く寄性容量であ
る。

次に動作について説明する。まずスイッチＳ２、Ｓ８．
５ＩＯ１Ｓ１２、〜Ｓ　（２ｎ−１−８）、　　８２′
、Ｓ８’、８１０′、８１２′、〜５（２ｎ＋８）′、
ｓ５、ｓ６、Ｓ６’をオンとし、池のスイッチはオフと
して、２個の容量列をディスチャージする。次にスイッ
チｓ２、Ｓ２’、ｓ６、Ｓ６’をオフ、スイッチｓ１、
Ｓｌ’をオンとする。この動作により、入力のアナログ
信号Ｖは入力端子ＶＩＮを介して基準電圧Ｖ　ＲＥＦ２
を基準に直列に接続された２個の容量列にチャージアッ
プされる。イ欠にスイッチｓ１、Ｓｌ’、ｓ５をオフし
・。

スイッチｓ２、Ｓ２’をオン状態にする。この状態で２
の容量列の上部電位は２　（２’−１）Ｃ・（Ｖ　−Ｖ
ＲＥＦ２）　／　（（２’　−１）　Ｃ＋Ｃ［ｌ）　＋
（（ＶＲＥＦ１＋ＶＲＥＦ２）　／　（Ｒ１＋Ｒ２）　
）　Ｒ２となり３の容量列の上部電位は、２　（２’−
１）Ｃ−（Ｖ−ＶＲＥＦ２）　／　（（２’　−１）　
Ｃ＋Ｃｓ）　＋　（（ＶＲＥＦ１＋ＶＲＥＦ２）　／　
（Ｒ１＋Ｒ２）　）　Ｒ２となるため、電圧比較器１の
差動人力間には、（２ｎ−１）Ｃ−（Ｖ−ＶＲＥＦ２）
　／　（（２’　−１）　Ｃ十Ｃｓ）　（７）電圧が入
力され、また比較器１の同相入力レベルは（（ＶＲＥＦ
Ｉ十ＶＲＥＦ２）／　（Ｒ１＋Ｒ２）Ｒ２となる。この
動作によりアナログ入力信号の標本化か行われた事にな
る。次に容量２’−１ｃが接続されているスイッチ５（
２ｎ＋８）、Ｓ　（２ｎ＋８）’をオフし、５（２ｎ＋
９）、Ｓ　（２ｎ＋９）’をオンとし、ＭＳＢの判定を
行う。電圧比較器１の出力が高レベルの時は逐次比較レ
ジスタにより、ＭＳＢを′１′′とし、低レベルの時は
０”とし、順次逐次比較動作をｎ回行いｎビットのディ
ジタルデータを決定する。以上述べた様に本実施例のＡ
／Ｄ変換器は、上式からも明きらかな様に、入力電圧を
作動信号に変換して差動てＡ／Ｄ変換を行うため、基準
電圧の中点電位の誤差は、電圧比較器１の同相人力レベ
ルの誤差にしか見えないため、Ａ／Ｄ変換特性になんら
影響しない。又寄性容ｉ１ｋ　Ｃ２は、２”ｃ＞＞Ｃ，
及び電圧比較器１の利得は非常に高いため問題とならな
い。

本実施例では２個の容量列のディスチャージを行ってい
るが、ディスチャージを行わなくても２個の容量列を直
列に接続すれば逆相の電荷は打ち消され、又初期的に一
定量の電荷があっても差動てＡ／Ｄ変換するため、電圧
比較器１の同相入力レベルの誤差にしか見えず、変換特
性にはなんら影響しない。

第２図は本発明の第２実施例を示す回路図である。第１
実施例と異なる点は、２個の容量列をＣ１Ｃｌ２Ｏ〜２
　’−２Ｃで構成しディジタル・アナログ変換部をＣ−
Ｒ型で構成した事である。動作は第１実施例と同様であ
りこの構成においても第１実施例と同様の特性か得られ
ることは明白である。

第３図は、本発明の第３実施例であり第１実施例と異な
る点は電圧比較器１を比較器Ａ、　Ｂの２段構成とし、
その間を容量Ｃｚで接続し、スイッチＳ６、Ｓ６’かオ
ン時に８７、Ｓ７’をオンにし、比較器Ａのオフセット
を容ｉｔ　Ｃｚにチャージアップし、電圧比較器１のオ
フセット補正を行うように構成した例である。動作は第
１実施例と同様である。

［発明の効果］ 以上説明したように本発明のＡ／Ｄ変換器は入力アナロ
グ信号を標本化時に差動信号に変換保持し、差動でＡ／
Ｄ変換する事により、直線性特性を大幅に改善する事が
可能であり、電源電圧範囲までのＡ／Ｄ変換が可能であ
る。人力アナログ信号の標本化時には、２個の容量列を
直列に接続するため、標本化を短時間に行う事が可能で
ある。

又差動構成となっているためノイズ、電源変動に対する
特性が良く、高精度なＡ／Ｄ変換器が実現可能である。

【図面の簡単な説明】

第１図は第１実施例の回路図、 第２図は第２実施例の回路図、 第３図は第３実施例の回路図、 第４図は従来例の回路図、 第５図は従来例のＡ／Ｄ変換特性を示すグラフである。 １、Ａ、Ｂ・・・電圧比較器、 ２．３・・・・・標本化保持回路及びディジタルアナロ
グ変換部、 Ｒ，Ｒ１、Ｒ２・・抵抗、 Ｓｌ、５２−３　（２ｎ＋９）’　　・−スイッチ、Ｃ
，２”Ｃ，Ｃｚ・・容量。

Claims (1)

【特許請求の範囲】
1. 入力アナログ信号の標本化保持回路と、ディジタル・ア
   ナログ変換回路と、電圧比較器と、逐次比較レジスタと
   を備えた逐次比較型のアナログ・ディジタル変換器にお
   いて、前記標本化保持回路とディジタル・アナログ変換
   回路とをそれぞれ２回路用いて差動構成とし、標本化時
   に上記２個の標本化保持回路を直列に接続して各々の標
   本化保持回路に逆極性の信号を標本化保持させて入力ア
   ナログ信号を差動信号に変換保持し、該差動信号で逐次
   比較動作を行うことを特徴とするアナログ・ディジタル
   変換器。