JPS63299398A - 多層セラミック基板 - Google Patents
多層セラミック基板Info
- Publication number
- JPS63299398A JPS63299398A JP13526587A JP13526587A JPS63299398A JP S63299398 A JPS63299398 A JP S63299398A JP 13526587 A JP13526587 A JP 13526587A JP 13526587 A JP13526587 A JP 13526587A JP S63299398 A JPS63299398 A JP S63299398A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ceramic substrate
- overcoat
- layer
- multilayered ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 239000000919 ceramic Substances 0.000 title claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 4
- 238000007650 screen-printing Methods 0.000 abstract description 2
- 238000005245 sintering Methods 0.000 abstract description 2
- 238000001354 calcination Methods 0.000 abstract 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、厚膜部品、半導体部品などからなる回路の高
密度実装用の基板として用いることができる多層セラミ
ック基板に関するものである。
密度実装用の基板として用いることができる多層セラミ
ック基板に関するものである。
従来の技術
近年、機器の小型化や多機能化の要望が年を追って強く
なっている。これらの要望のなかで回路部品の高密度実
装が重要視されて来ている。
なっている。これらの要望のなかで回路部品の高密度実
装が重要視されて来ている。
特に、回路基板の多層化が進むにつれ、高密度配線基板
を実現する為には、基板内部及び外装部の密度を向上さ
せ、信頼性を向上させ、価格を下げる必要がある。多層
基板の構造上、基板外装部に形成されているオーバーコ
ートは、主成分がガラスを使用したものが多く、このガ
ラスオーバーコートは、信頼性を不安定にし、工程数を
削減する上で大きな障害になっている。
を実現する為には、基板内部及び外装部の密度を向上さ
せ、信頼性を向上させ、価格を下げる必要がある。多層
基板の構造上、基板外装部に形成されているオーバーコ
ートは、主成分がガラスを使用したものが多く、このガ
ラスオーバーコートは、信頼性を不安定にし、工程数を
削減する上で大きな障害になっている。
発明が解決しようとする問題点
ところで、従来の多層基板に用いられていたガラスオー
バーコートは、約４００℃で焼成しているが、基板や導
体・抵抗は約８５０℃で焼成しなくてはならないので、
同時焼成が出来ない。この為、基板製造の工程数が増し
、価格を引き上げ、信頼性や特性を低下させる原因とも
なっていた。
バーコートは、約４００℃で焼成しているが、基板や導
体・抵抗は約８５０℃で焼成しなくてはならないので、
同時焼成が出来ない。この為、基板製造の工程数が増し
、価格を引き上げ、信頼性や特性を低下させる原因とも
なっていた。
本発明は、上記の問題を解決するものであり、製造の工
程数を少なくし、高信頼性で特性の良い多層セラばツク
基板を実現することを目的とするものである。
程数を少なくし、高信頼性で特性の良い多層セラばツク
基板を実現することを目的とするものである。
問題点を解決するための手段
本発明の多層セラミック基板は、この目的を達成する為
に、アルミナを主成分として形成されている基板に同一
の材料でオーバーコートを形成する事により基板・導体
・抵抗・オーバーコートを同時焼成し得るようにしたこ
とを特徴とするものである。
に、アルミナを主成分として形成されている基板に同一
の材料でオーバーコートを形成する事により基板・導体
・抵抗・オーバーコートを同時焼成し得るようにしたこ
とを特徴とするものである。
作用
本発明は上記した構成により、基板と同一の材料にてオ
ーバーコートを形成する事により、抵抗や導体と同時に
焼成可能となり、高信頼性・高性能で低価格の高密度実
装のだめの多層セラミック基板を実現するものである。
ーバーコートを形成する事により、抵抗や導体と同時に
焼成可能となり、高信頼性・高性能で低価格の高密度実
装のだめの多層セラミック基板を実現するものである。
実施例
以下本発明の一実施例を図面を参照しながら説明する。
第１図は本発明における多層セラミック基板の各層を構
成する配線層及びオーバーコート層を示すものである。
成する配線層及びオーバーコート層を示すものである。
第１図において、１−ａ、１−ｂはオーバーコート層で
あり、これはグリーンシートをパンチによシ打ち抜いて
任意の形状に外部出力端子部を形成している。２〜４は
配線層であり、グリーンシート上に内蔵される配線パタ
ーンに銀バラジューム及び酸化ルテニュームを用い、ス
クリーン印刷にて形成している。
あり、これはグリーンシートをパンチによシ打ち抜いて
任意の形状に外部出力端子部を形成している。２〜４は
配線層であり、グリーンシート上に内蔵される配線パタ
ーンに銀バラジューム及び酸化ルテニュームを用い、ス
クリーン印刷にて形成している。
上記方法で準備されたオーバーコート層１−乙。
１−ｂと、配線層２〜４を図示の通シ積層した後、加圧
成形を行ない、グリーン基板を作成する。
成形を行ない、グリーン基板を作成する。
第２図は前記で作成したグリーン基板を約８５０℃で同
時焼成を行ない、焼結させた多層セラミック基板の断面
を示すものである。
時焼成を行ない、焼結させた多層セラミック基板の断面
を示すものである。
第２図中、５−ａ、ｒｓ−ｂはオーバーコート層、６は
内部絶縁層、７は内部配線層、８は外部出力端子、９は
抵抗体を示している。
内部絶縁層、７は内部配線層、８は外部出力端子、９は
抵抗体を示している。
図で示す通り、基板の表面には外部出力端子のみを露出
させており、この端子には外部配線・チップ部品・リー
ド端子を半田付けにて接続する。
させており、この端子には外部配線・チップ部品・リー
ド端子を半田付けにて接続する。
抵抗体は使用される回路の規格に合せてオーバーコート
層の上よりレーザートリミングにて抵抗値を調整する。
層の上よりレーザートリミングにて抵抗値を調整する。
以上のごとく作成された多層セラミック基板は、オーバ
ーコート層を基板と同一のセラミック層で形成している
為、同時焼成を行なう際に、内部絶縁層と互い、に焼結
し合う事により、基板の強度及び信頼性を向上させる事
が出来る。
ーコート層を基板と同一のセラミック層で形成している
為、同時焼成を行なう際に、内部絶縁層と互い、に焼結
し合う事により、基板の強度及び信頼性を向上させる事
が出来る。
第３図は本発明における製造工程をブロック図で示すも
のである。
のである。
第４図はガラス・オーバーコートによる、従来法におけ
る製造工程を示すものである。
る製造工程を示すものである。
第３図と第４図との対比でも明らかな様に、本発明によ
シ大幅な製造工程の削減が出来る。
シ大幅な製造工程の削減が出来る。
以上のように本実施例によれば、オーバーコートを基板
と同一のセラミックを使用する事により、製造工程の削
減を行なう事が可能となり、高信頼性で高性能な多層セ
ラミック基板を作成する事が出来る。なお、本実施例は
、シート工法によシ作成する事例を示したが、印刷法に
よる作成でも良い０ 発明の効果 本発明は、多層セラミック基板に形成されるオーバーコ
ートに、基板と同一の材料を使用する事により、基板の
特性を向上させ、高信頼性で低価格の多層セラミック基
板を提供し、潰れた、高密度実装技術を実現できる利点
を有するものである。
と同一のセラミックを使用する事により、製造工程の削
減を行なう事が可能となり、高信頼性で高性能な多層セ
ラミック基板を作成する事が出来る。なお、本実施例は
、シート工法によシ作成する事例を示したが、印刷法に
よる作成でも良い０ 発明の効果 本発明は、多層セラミック基板に形成されるオーバーコ
ートに、基板と同一の材料を使用する事により、基板の
特性を向上させ、高信頼性で低価格の多層セラミック基
板を提供し、潰れた、高密度実装技術を実現できる利点
を有するものである。
第１図は本発明の一実施例における多層セラミック基板
の各グリーンシート層の模式図、第２図は同多層セラミ
ック基板の焼成後の断面図、第３図は本発明による製造
工程のブロック図、第４図は従来法による製造工程のブ
ロック図である。 １−ａ 、 １−ｂ及びｓ−ａ 、 ｔｓ−ｂ−−−−
−−オーバーコート層、２〜３・・・・・・内蔵配線パ
ターン層、６・・・・・・内部絶縁層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１ａ
、Ｉｂ−一一オーバーコート層 ２．３．４−−−円都耐凍層 第１区 竿 ３ 図 第４図
の各グリーンシート層の模式図、第２図は同多層セラミ
ック基板の焼成後の断面図、第３図は本発明による製造
工程のブロック図、第４図は従来法による製造工程のブ
ロック図である。 １−ａ 、 １−ｂ及びｓ−ａ 、 ｔｓ−ｂ−−−−
−−オーバーコート層、２〜３・・・・・・内蔵配線パ
ターン層、６・・・・・・内部絶縁層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１ａ
、Ｉｂ−一一オーバーコート層 ２．３．４−−−円都耐凍層 第１区 竿 ３ 図 第４図
Claims (1)
- （１）アルミナを主成分とする多層セラミック基板本体
上に、上記基板本体と同一の材料にてオーバーコートを
形成した事を特徴とする多層セラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13526587A JPS63299398A (ja) | 1987-05-29 | 1987-05-29 | 多層セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13526587A JPS63299398A (ja) | 1987-05-29 | 1987-05-29 | 多層セラミック基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63299398A true JPS63299398A (ja) | 1988-12-06 |
Family
ID=15147659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13526587A Pending JPS63299398A (ja) | 1987-05-29 | 1987-05-29 | 多層セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63299398A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50125258A (ja) * | 1974-03-22 | 1975-10-02 |
-
1987
- 1987-05-29 JP JP13526587A patent/JPS63299398A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50125258A (ja) * | 1974-03-22 | 1975-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4539622A (en) | Hybrid integrated circuit device | |
| EP0929207A2 (en) | Multi-layer ceramic substrate and method for producing the same | |
| JPH0632378B2 (ja) | 電子部品内蔵多層セラミック基板 | |
| US6488795B1 (en) | Multilayered ceramic substrate and method of producing the same | |
| JPS5917232A (ja) | 複合積層セラミツク部品およびその製造方法 | |
| JP3669404B2 (ja) | 多層セラミック基板の製造方法 | |
| JPS63299398A (ja) | 多層セラミック基板 | |
| JP2003163559A (ja) | フィルタを有する回路基板 | |
| JPS6221260B2 (ja) | ||
| JPH0346978B2 (ja) | ||
| JPS5917227A (ja) | 複合積層セラミツク部品の製造方法 | |
| JP2766146B2 (ja) | コンデンサ内蔵多層回路基板 | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JPH0474868B2 (ja) | ||
| JPH0215411Y2 (ja) | ||
| JPH0714110B2 (ja) | 多層セラミック基板 | |
| JPH05167253A (ja) | 多層セラミック基板の製造方法 | |
| JPH0750462A (ja) | 電子回路基板 | |
| JPS6165465A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JPH022318B2 (ja) | ||
| JPH0544200B2 (ja) | ||
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JPH0720942Y2 (ja) | 抵抗素子を含む複合セラミック多層基板 | |
| JP4593817B2 (ja) | 低温焼成セラミック回路基板 |