JPS63298402A - プログラマブルコントロ−ラのi/0アドレスの自動割付装置 - Google Patents
プログラマブルコントロ−ラのi/0アドレスの自動割付装置Info
- Publication number
- JPS63298402A JPS63298402A JP13115487A JP13115487A JPS63298402A JP S63298402 A JPS63298402 A JP S63298402A JP 13115487 A JP13115487 A JP 13115487A JP 13115487 A JP13115487 A JP 13115487A JP S63298402 A JPS63298402 A JP S63298402A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- control variables
- output control
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009471 action Effects 0.000 claims abstract description 21
- 238000000605 extraction Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 18
- 238000013500 data storage Methods 0.000 description 8
- 239000000284 extract Substances 0.000 description 6
- 230000008094 contradictory effect Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラマブルコントローラが実行するシーケ
ンス制御プログラム内の制御変数にプログラマブルコン
トローラのI/Oアドレスを自動割付することのできる
プログラマブルコントローラのI/Oアドレスの自動割
付装置に関する。
ンス制御プログラム内の制御変数にプログラマブルコン
トローラのI/Oアドレスを自動割付することのできる
プログラマブルコントローラのI/Oアドレスの自動割
付装置に関する。
従来のプログラマブルコントローラを用いてシーケンス
制御を行なうさい、制御プログラムの制御変数に対応す
るコイルや接点をプログラマブルコントローラの入出力
モジュールのどの位置に接続するかを制御回路の設計者
が決めて実用している。またこの方法では重複しないよ
うな対応などに多くの工数を要しているため、特開昭6
1−98403号に記載のように回路順序にしたがって
重複を回避する自動割付装置が提案されている。しかし
現在のプログラマブルコントローラは回路(ラダー)で
はなく言語で制御プログラムを記述する方向にきている
ので、それに対応した手段が必要になった。
制御を行なうさい、制御プログラムの制御変数に対応す
るコイルや接点をプログラマブルコントローラの入出力
モジュールのどの位置に接続するかを制御回路の設計者
が決めて実用している。またこの方法では重複しないよ
うな対応などに多くの工数を要しているため、特開昭6
1−98403号に記載のように回路順序にしたがって
重複を回避する自動割付装置が提案されている。しかし
現在のプログラマブルコントローラは回路(ラダー)で
はなく言語で制御プログラムを記述する方向にきている
ので、それに対応した手段が必要になった。
上記従来技術はプログラミング手段としての言語に対す
る配慮や関連信号を近くに割り付けるなどの配慮がされ
ておらず、制御プログラムのデバッグ効率を悪くする割
付を生じるなどの問題があった。
る配慮や関連信号を近くに割り付けるなどの配慮がされ
ておらず、制御プログラムのデバッグ効率を悪くする割
付を生じるなどの問題があった。
本発明の目的は言語によるシーケンス制御プログラムの
作成に適応してかつプログラムのデバッグ効率を向上さ
せるべく関連動作に関係する入出力信号を連番にしてI
/Oアドレスに自動割付するプログラマブルコントロー
ラの工/Oアドレスの自動割付装置を提供するにある。
作成に適応してかつプログラムのデバッグ効率を向上さ
せるべく関連動作に関係する入出力信号を連番にしてI
/Oアドレスに自動割付するプログラマブルコントロー
ラの工/Oアドレスの自動割付装置を提供するにある。
上記目的は、プログラマブルコントローラの仕様記述言
MKよる制御内容を表わす仕様記述プログラムを記憶す
る手段と、仕様記述プログラム中の入出力制御変数に含
まれる動作命令に関する動作を相反動作の関係を記述す
る動作相反動作対応データを記憶する手段と、プログラ
マブルコントローラを構成する入出力モジュールのアド
レスと接続可能な入出力制御変数の関係を記述する人出
カモジュール特性データを記憶する手段と、仕様記述プ
ログラム中の入出力制御変数に入出力モジュールのアド
レスを割り付けるさいに重複を回避しつつ動作と相反動
作の命令を含む入出力制御変数に連番に割り付けるI/
Oアドレス割付手段と、その割付結果を対話的に修正す
る手段とを備えるプログラマブルコントローラのI/O
アドレスの自動割付装置によシ達成される。
MKよる制御内容を表わす仕様記述プログラムを記憶す
る手段と、仕様記述プログラム中の入出力制御変数に含
まれる動作命令に関する動作を相反動作の関係を記述す
る動作相反動作対応データを記憶する手段と、プログラ
マブルコントローラを構成する入出力モジュールのアド
レスと接続可能な入出力制御変数の関係を記述する人出
カモジュール特性データを記憶する手段と、仕様記述プ
ログラム中の入出力制御変数に入出力モジュールのアド
レスを割り付けるさいに重複を回避しつつ動作と相反動
作の命令を含む入出力制御変数に連番に割り付けるI/
Oアドレス割付手段と、その割付結果を対話的に修正す
る手段とを備えるプログラマブルコントローラのI/O
アドレスの自動割付装置によシ達成される。
上記プログラマブルコントローラのI/Oアドレスの自
動割付装置において、工/Oアドレス割付手段は仕様記
述プログラムを入力して順番に入出力制御変数を抽出し
、入出力モジュール特性データに基づいて入出力制御変
数に入出力モジュールのアドレスを割シ付けるさいに、
入出力制御変数中に含まれる動作命令を抽出してから動
作相反動作対応データを参照してその相反動作を抽出し
、その相反動作を含む入出力制御変数を仕様記述プログ
ラム中から抽出して同時に連番にして割シ付けるように
し、そのさいすでに割付済であるかいなかを確認するこ
とによシ重複割付を回避することができ、これによりシ
ーケンス制御動作に関する関連制御記号が連番として近
くに割シ付けされるのでデバッグがやりやすいうえ重複
なく入出力制御信号の自動割付が行なえ、また割付結果
を対話的に修正することも可能である。
動割付装置において、工/Oアドレス割付手段は仕様記
述プログラムを入力して順番に入出力制御変数を抽出し
、入出力モジュール特性データに基づいて入出力制御変
数に入出力モジュールのアドレスを割シ付けるさいに、
入出力制御変数中に含まれる動作命令を抽出してから動
作相反動作対応データを参照してその相反動作を抽出し
、その相反動作を含む入出力制御変数を仕様記述プログ
ラム中から抽出して同時に連番にして割シ付けるように
し、そのさいすでに割付済であるかいなかを確認するこ
とによシ重複割付を回避することができ、これによりシ
ーケンス制御動作に関する関連制御記号が連番として近
くに割シ付けされるのでデバッグがやりやすいうえ重複
なく入出力制御信号の自動割付が行なえ、また割付結果
を対話的に修正することも可能である。
以下に本発明の一実施例を第1図ないし第/O図により
説明する。
説明する。
第1図は本発明によるプログラマブルコントローラのI
/Oアドレスの自動割付装置の一実施例を示す基本構成
図である。第1図において、1はプログラマブルコント
ローラの言語として仕様記述方式による制御の内容を表
わす仕様記述プログラムを記憶する仕様記述プログラム
記憶手段、2は仕様記述プログラム中の仕様を記述する
入出力制御変数中に含まれる動作命令に関する動作と相
反動作の関係を記述する動作相反動作対応データを記憶
する動作相反動作対応データ記憶手段、3はプログラマ
ブルコントローラを構成する入出力モジュールのI/O
アドレスと接続可能な入出力制御変数の関係を記述する
入出力モジュール特性データを記憶する入出力モジュー
ル特性データ記憶手段、4は仕様記述プログラム中の入
出力制御変数に入出力モジュール特性データに基づいて
I/Oアドレスを割り付けるさい動作相反動作対応デー
タを参照してそれぞれ動作とその相反動作を含む入出力
制御変数に重複を回避しつつ連番に割り付けるI/Oア
ドレス割付手段、5は割付結果を対話的に修正する割付
結果修正手段である。
/Oアドレスの自動割付装置の一実施例を示す基本構成
図である。第1図において、1はプログラマブルコント
ローラの言語として仕様記述方式による制御の内容を表
わす仕様記述プログラムを記憶する仕様記述プログラム
記憶手段、2は仕様記述プログラム中の仕様を記述する
入出力制御変数中に含まれる動作命令に関する動作と相
反動作の関係を記述する動作相反動作対応データを記憶
する動作相反動作対応データ記憶手段、3はプログラマ
ブルコントローラを構成する入出力モジュールのI/O
アドレスと接続可能な入出力制御変数の関係を記述する
入出力モジュール特性データを記憶する入出力モジュー
ル特性データ記憶手段、4は仕様記述プログラム中の入
出力制御変数に入出力モジュール特性データに基づいて
I/Oアドレスを割り付けるさい動作相反動作対応デー
タを参照してそれぞれ動作とその相反動作を含む入出力
制御変数に重複を回避しつつ連番に割り付けるI/Oア
ドレス割付手段、5は割付結果を対話的に修正する割付
結果修正手段である。
第2図は第1図のシステム構成図である。第2図におい
て、6は入出力の操作を行なうキーボードおよび操作の
内容や結果などの表示を行なうCRTを含むCR’I’
およびキーボード、7はI/Oアドレス割付手段4およ
び割付結果修正手段5の機能などを備えるマイクロコン
ピュータ、8は仕様記述プログラム記憶手段1および動
作相反動作対応データ記憶手段2および入出力モジュー
ル特性データ記憶手段3などをなす磁気ディスク、9は
処理結果を出力するプリンタである。
て、6は入出力の操作を行なうキーボードおよび操作の
内容や結果などの表示を行なうCRTを含むCR’I’
およびキーボード、7はI/Oアドレス割付手段4およ
び割付結果修正手段5の機能などを備えるマイクロコン
ピュータ、8は仕様記述プログラム記憶手段1および動
作相反動作対応データ記憶手段2および入出力モジュー
ル特性データ記憶手段3などをなす磁気ディスク、9は
処理結果を出力するプリンタである。
第3図は第1図(第2図)の仕様記述プログラム記憶手
段1の内容の仕様記述プログラム例を示す説明図、第4
図は同じく動作相反動作対応データ記憶手段2の内容の
動作相反動作対応データテーブル例を示す説明図、第5
図は同じく入出力モジュール特性データ記憶手段3の内
容の入出力モジュール特性データテーブル例を示す説明
図である。これらの各記憶手段の内容は第2図のCRT
およびキーボード6を用いて磁気ディスク8に第3図の
内容の仕様記述プログラムおよび第4図の内容の動作相
反動作対応データおよび第5図の内容の入出力モジュー
ル特性データをまず初めにI/Oアドレス割付処理に先
立って登録する。
段1の内容の仕様記述プログラム例を示す説明図、第4
図は同じく動作相反動作対応データ記憶手段2の内容の
動作相反動作対応データテーブル例を示す説明図、第5
図は同じく入出力モジュール特性データ記憶手段3の内
容の入出力モジュール特性データテーブル例を示す説明
図である。これらの各記憶手段の内容は第2図のCRT
およびキーボード6を用いて磁気ディスク8に第3図の
内容の仕様記述プログラムおよび第4図の内容の動作相
反動作対応データおよび第5図の内容の入出力モジュー
ル特性データをまず初めにI/Oアドレス割付処理に先
立って登録する。
第6図は第1図(第2図)のI/Oアドレス割付処理の
フローチャートである。また第7図は第6図のI/Oア
ドレス割付処理の過程で作成される出力制御変数テーブ
ル例を示す説明図、第8図は同じく入力制御変数テーブ
ル例を示す説明図、第9図は同じく出力信号割付テーブ
ル例を示す説明図、第/O図は同じく入力信号割付テー
ブル例を示す説明図である。つぎに第5図ないし第5図
の3つの登録データに基づいて第1図(第2図)のI/
Oアドレス割付処理を行なう手順を第6図のI/Oアド
レス割付処理フローチャートによシ第7図ないし第/O
図の作成テーブルを参照して説明する。
フローチャートである。また第7図は第6図のI/Oア
ドレス割付処理の過程で作成される出力制御変数テーブ
ル例を示す説明図、第8図は同じく入力制御変数テーブ
ル例を示す説明図、第9図は同じく出力信号割付テーブ
ル例を示す説明図、第/O図は同じく入力信号割付テー
ブル例を示す説明図である。つぎに第5図ないし第5図
の3つの登録データに基づいて第1図(第2図)のI/
Oアドレス割付処理を行なう手順を第6図のI/Oアド
レス割付処理フローチャートによシ第7図ないし第/O
図の作成テーブルを参照して説明する。
まず第6図の処理6/Oで第3図の仕様記述プログラム
の仕様を記述する1ステートメントたとえば/Oについ
で20を抽出する。ついで処理620でステートメント
20中の1時1以後のステートメント中から1時”と1
を”ではさまれた1主軸台”を制御機構者として抽出す
ると共に1を1と“する″ではさまれた“前進”を動作
命令として抽出して”主軸台前進信号″を出力制御変数
として第7図の出力制御変数テーブルに登録する。続い
て処理630でステートメント20中の1時”以前のス
テートメント中から1が”の前の”加工物”を制御機構
者として抽出すると共に1が”と1時#にはさまれた1
セツト完了”を1動作命令として抽出して”加工物セッ
ト完了信号”を入力制御変数として第8図の入力制御変
数テーブルに登録する。
の仕様を記述する1ステートメントたとえば/Oについ
で20を抽出する。ついで処理620でステートメント
20中の1時1以後のステートメント中から1時”と1
を”ではさまれた1主軸台”を制御機構者として抽出す
ると共に1を1と“する″ではさまれた“前進”を動作
命令として抽出して”主軸台前進信号″を出力制御変数
として第7図の出力制御変数テーブルに登録する。続い
て処理630でステートメント20中の1時”以前のス
テートメント中から1が”の前の”加工物”を制御機構
者として抽出すると共に1が”と1時#にはさまれた1
セツト完了”を1動作命令として抽出して”加工物セッ
ト完了信号”を入力制御変数として第8図の入力制御変
数テーブルに登録する。
ついで処理640で第3図の仕様記述プログラム中の全
ステートメントについて以上の処理6/O〜630を完
了したかいなかを確認して完了するまで以上の処理を全
ステートメントについて行ない、第7図の出力制御変数
テーブルの左側の欄の出力制御変数名の一覧のテーブル
および第8図の入力制御変数テーブルの左側の欄の人出
制御変数名の一覧のテーブルを作成する。このときそれ
ぞれのテーブルの右側の欄は未作成であり、つぎの処理
650からテーブルの右側の欄を作成する処理を行なう
。
ステートメントについて以上の処理6/O〜630を完
了したかいなかを確認して完了するまで以上の処理を全
ステートメントについて行ない、第7図の出力制御変数
テーブルの左側の欄の出力制御変数名の一覧のテーブル
および第8図の入力制御変数テーブルの左側の欄の人出
制御変数名の一覧のテーブルを作成する。このときそれ
ぞれのテーブルの右側の欄は未作成であり、つぎの処理
650からテーブルの右側の欄を作成する処理を行なう
。
つぎの処理650で第7図の出力制御変数テーブルから
1つの出力制御変数たとえば最初のドリル起動信号を抽
出する。ついで処理660でドリル起動信号が第9図の
出力信号割付テーブル中に割付済であるかいなかを確認
して未割付であれば処理670に移シ、処理670で第
5図の入出力モジュール特性データテーブルに従って入
出力モジュールの先頭のI/OアドレスX02000に
割シ付ける。つぎに処理680で出力制御変数名のドリ
ル起動信号中から動作命令の1起動”を抽出して第4図
の動作相反動作対応データテーブルからその相反動作の
”停止″を抽出し、つぎの処理690で第7図の出力制
御変数テーブルから相反動作命令の1停止”を含む出力
制御変数の1ドリル停止信号“を抽出する。ついで処理
700でドリル停止信号が第9図の出力信号割付テーブ
ル中に既に割付済であるかいなかを確認して未割付であ
れば処理7/Oに移り、処理7/Oで第5図の入出力モ
ジュール特性テーブルに従って次のI/OアドレスX0
2001に割り付ける。ついで処理720で第7図の出
力制御変数テーブル中の全出力制御変数について以上の
処理650〜7/Oを完了したかいなかを確認して完了
するまで以上の処理を行ない、第9図の出力信号割付テ
ーブルのI/Oアドレス割付を完成する。つぎに処理7
30で第8図の入力制御変数テーブル中の全入力制御変
数について以上の処理650〜720と同等の処理を行
ない、第/O図の入力信号割付テーブルのI/Oアドレ
ス割付を完成する。
1つの出力制御変数たとえば最初のドリル起動信号を抽
出する。ついで処理660でドリル起動信号が第9図の
出力信号割付テーブル中に割付済であるかいなかを確認
して未割付であれば処理670に移シ、処理670で第
5図の入出力モジュール特性データテーブルに従って入
出力モジュールの先頭のI/OアドレスX02000に
割シ付ける。つぎに処理680で出力制御変数名のドリ
ル起動信号中から動作命令の1起動”を抽出して第4図
の動作相反動作対応データテーブルからその相反動作の
”停止″を抽出し、つぎの処理690で第7図の出力制
御変数テーブルから相反動作命令の1停止”を含む出力
制御変数の1ドリル停止信号“を抽出する。ついで処理
700でドリル停止信号が第9図の出力信号割付テーブ
ル中に既に割付済であるかいなかを確認して未割付であ
れば処理7/Oに移り、処理7/Oで第5図の入出力モ
ジュール特性テーブルに従って次のI/OアドレスX0
2001に割り付ける。ついで処理720で第7図の出
力制御変数テーブル中の全出力制御変数について以上の
処理650〜7/Oを完了したかいなかを確認して完了
するまで以上の処理を行ない、第9図の出力信号割付テ
ーブルのI/Oアドレス割付を完成する。つぎに処理7
30で第8図の入力制御変数テーブル中の全入力制御変
数について以上の処理650〜720と同等の処理を行
ない、第/O図の入力信号割付テーブルのI/Oアドレ
ス割付を完成する。
以上のようにして本実施例によればプログラマブルコン
トローラの仕様記述言語による制御プログラムの開発に
さいして、入出力制御変数とI/Oアドレスの対応関係
を重複を回避しつつ自動決定できるうえ、制御機構の動
作命令に係わる関連信号を組にして連番で割付できるの
で、プログラマブルコントローラのプログラム開発工数
が削減される。
トローラの仕様記述言語による制御プログラムの開発に
さいして、入出力制御変数とI/Oアドレスの対応関係
を重複を回避しつつ自動決定できるうえ、制御機構の動
作命令に係わる関連信号を組にして連番で割付できるの
で、プログラマブルコントローラのプログラム開発工数
が削減される。
本発明によれば、プログラマブルコントローラの制御プ
ログラムを仕様記述言語を用いて開発するさい、制御変
数とプログラマブルコントローラのI/Oアドレスの接
続関係を重複を回避して自動決定できると同時K、制御
機構の動作に係わる関連する制御変数を組にして連番で
自動割付できるので、プログラマブルコントローラのプ
ログラム開発工数を削減できる効果がある。
ログラムを仕様記述言語を用いて開発するさい、制御変
数とプログラマブルコントローラのI/Oアドレスの接
続関係を重複を回避して自動決定できると同時K、制御
機構の動作に係わる関連する制御変数を組にして連番で
自動割付できるので、プログラマブルコントローラのプ
ログラム開発工数を削減できる効果がある。
第1図は本発明によるプログラマブルコントローラのI
/Oアドレスの自動割付装置の一実施例を示す基本構成
図、第2図は第1図のシステム構成図、第3図は第1図
(第2図)の仕様記述プログラム例の説明図、第4図は
同じく動作相反動作対応データテーブル例の説明図、第
5図は同じく入出力モジュール特性データテーブル例の
説明図、第6図は第1図(第2図)のI/O割付処理例
のフローチャート、第7図は同じく出力制御変数テーブ
ル例の説明図、第8図は同じく入力制御変数テーブル例
の説明図、第9図は同じく出力信号割付テーブル例の説
明図、第/O図は同じく入力信号割付テーブル例の説明
図である。 1・・・仕様記述プログラム記憶手段 2・・・動作相反動作対応データ記憶手段6・・・入出
力モジュール%性データ記憶手段4・・・I/Oアドレ
ス割付手段 5・・・割付結果修正手段 6・・・CR’l’およびキーボード 7・・・マイクロコンピュータ 8・・・磁気ディスク 9・・・プリンタ。
/Oアドレスの自動割付装置の一実施例を示す基本構成
図、第2図は第1図のシステム構成図、第3図は第1図
(第2図)の仕様記述プログラム例の説明図、第4図は
同じく動作相反動作対応データテーブル例の説明図、第
5図は同じく入出力モジュール特性データテーブル例の
説明図、第6図は第1図(第2図)のI/O割付処理例
のフローチャート、第7図は同じく出力制御変数テーブ
ル例の説明図、第8図は同じく入力制御変数テーブル例
の説明図、第9図は同じく出力信号割付テーブル例の説
明図、第/O図は同じく入力信号割付テーブル例の説明
図である。 1・・・仕様記述プログラム記憶手段 2・・・動作相反動作対応データ記憶手段6・・・入出
力モジュール%性データ記憶手段4・・・I/Oアドレ
ス割付手段 5・・・割付結果修正手段 6・・・CR’l’およびキーボード 7・・・マイクロコンピュータ 8・・・磁気ディスク 9・・・プリンタ。
Claims (1)
- 1、プログラマブルコントローラにおいて、制御の内容
を表わす仕様記述プログラムを記憶する手段と、仕様記
述プログラム中の入出力制御変数に含まれる動作命令に
関する動作と相反動作の関係を記述する動作相反動作対
応データを記憶する手段と、プログラマブルコントロー
ラを構成する入出力モジュールのアドレスと接続可能な
入出力制御変数の関係を記述する入出力モジュール特性
データを記憶する手段と、仕様記述プログラム中の入出
力制御変数に入出力モジュール特性データに基づいて入
出力モジュールのアドレスを割り付ける際に動作相反動
作対応データを参照して重複を回避しつつ動作と相反動
作の命令を含む入出力制御変数にそれぞれ連番に割り付
けるI/Oアドレス割付手段と、その割付結果を対話的
に修正する手段とを備えることを特徴とするプログラマ
ブルコントローラのI/Oアドレスの自動割付装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13115487A JPS63298402A (ja) | 1987-05-29 | 1987-05-29 | プログラマブルコントロ−ラのi/0アドレスの自動割付装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13115487A JPS63298402A (ja) | 1987-05-29 | 1987-05-29 | プログラマブルコントロ−ラのi/0アドレスの自動割付装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63298402A true JPS63298402A (ja) | 1988-12-06 |
Family
ID=15051263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13115487A Pending JPS63298402A (ja) | 1987-05-29 | 1987-05-29 | プログラマブルコントロ−ラのi/0アドレスの自動割付装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63298402A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011013941A (ja) * | 2009-07-02 | 2011-01-20 | Yamatake Corp | 制御プログラム作成装置および作成方法 |
-
1987
- 1987-05-29 JP JP13115487A patent/JPS63298402A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011013941A (ja) * | 2009-07-02 | 2011-01-20 | Yamatake Corp | 制御プログラム作成装置および作成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0454856A1 (en) | Automatic programming method | |
JP4319082B2 (ja) | プログラミングシステム | |
JPS63298402A (ja) | プログラマブルコントロ−ラのi/0アドレスの自動割付装置 | |
JPS61145649A (ja) | アドレスシラブル組合せ試験方式 | |
JPH0528088A (ja) | ハードウエア構成情報の自動作成方法 | |
JPS63300302A (ja) | プログラマブル・コントロ−ラのプログラム入力表示装置 | |
JPS6149209A (ja) | 数値制御装置におけるプログラム実行方式 | |
JPS63180159A (ja) | マイクロコンピユ−タシステムのシステムセツトアツプ方式 | |
JPH0749651A (ja) | 制御プログラムの作成支援装置 | |
JPH05282011A (ja) | Pcアドレス自動割付・付与装置 | |
JPS6263338A (ja) | 水平形マイクロプログラムのアドレス割付けシステム | |
JP3277715B2 (ja) | 表示器のデータ作成方法 | |
CN114385550A (zh) | 焊点连接文件转换方法、装置、终端设备及介质 | |
JPS60169906A (ja) | プログラマブルコントロ−ラ | |
JPH0619829A (ja) | 入出力装置のアドレス自動割付方式 | |
JPH09330108A (ja) | Pcのシステム設計支援装置 | |
JPH01152506A (ja) | ラダープログラムの編集方式 | |
JPS6238746B2 (ja) | ||
JPS63181004A (ja) | 部品挿入機用ncデ−タ作成方法 | |
JPH05108332A (ja) | エデイター | |
JP2002351938A (ja) | 設計自動化装置 | |
JPS61105606A (ja) | シーケンスコントローラ | |
JPH04276572A (ja) | テストプログラム自動生成方法 | |
JPH01100602A (ja) | プログラマブルコントローラ群の群プログラム作成装置 | |
JPH03100730A (ja) | 高級言語による緊急修正データ作成処理方法 |