JPS63296380A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の製造方法に関するものであり、
更に詳述するならば、高濃度不純物領域をゲート電極と
自己整合的に形成する方法に関するものである。

従来の技術 電界効果トランジスタは、ゲート容量及びソース抵抗を
低減することが動作特性上極めて重要である。そのため
には高濃度不純物領域をゲート電極と自己整合的に形成
することが好ましく、様々な方法が工夫されている。

第２図は、高濃度不純物領域をゲート電極と自己整合的
に形成する１つの方法を図解した図である。第２図（ａ
）は、基板１θ上にゲート電極Ｉ２が形成されている状
態を示しており、かかる状態において、基板１０に対し
て垂直に不純物をイオン注入して、第２図（ｂ）に示す
ようにゲート電極１２の両側に高濃度不純物領域１４を
形成する。それら高濃度不純物領域１４がソース領域及
びドレイン領域を構成する。

高濃度不純物領域を形成するかかる方法では、不純物を
イオン注入するだけで、不純物がゲート電極１２の直下
に入り込むことが避けられない。また、イオン注入工程
以降の様々な処理工程において熱処理を受けると、高濃
度不純物領域の不純物が拡散して、ゲート電極１２の下
に入り込む高濃度不純物領域が増大する。その結果、ゲ
ート容量が増大し、電界効果トランジスタの周波数特性
が悪くなる。

そのようなゲート容量の増大を抑えるために第３図に示
すような方法が提案されている。

第３図（ａ）に示すように、ゲート電極１２が形成され
ている基板１０上に、例えば、ＣＶＤなどによりＳｉＯ
□膜１６膜形６する。次いで、第３図（ｂ）に示しよう
に、ＲＩＥ法により、反応性イオンを基板１０に対して
垂直に照射して、そのＳ　ｉ　Ｏ２膜１６を異方性エツ
チングする。その結果、第３図（Ｃ）に示すように、ゲ
ート電極１２の側壁にＳｉＯ□膜１６Ａを残す。

側壁にＳｉｎ、膜１６Ａが残った状態を誇張して図示し
たものが第３図（ｄ）である。かかる状態において、基
板１０に対して垂直に不純物をイオン注入して、第３図
（ｅ）に示すようにゲート電極１２の両側に高濃度不純
物領域１４を形成する。

第３図（ｅ）かられかるように、高濃度不純物領域１４
の縁は、ゲート電極１２の縁から十分に離れており、且
つ高濃度不純物領域１４がゲート電極１２に対して自己
整合している。このような構造の場合、イオン注入工程
以降の様々な処理工程において熱処理を受けて、高濃度
不純物領域の不純物が拡散しても、高濃度不純物領域１
４の縁が、ゲート電極１２の縁まで到達することはない
。

しかしながら、この方法では、ゲート容量の増大を抑え
ることができる反面、ソース抵抗が十分に低下せず、相
互コンダクタンスが低い。そのため、十分な利得が得ら
れる電界効果トランジスタが実現できない。

この問題を解決する手段として、いわゆるＬＤＤ（ライ
ト・ドープ・ドレイン）構造が提案されている。しかし
、かかる構造を実現するためには、マスクを２つ使用す
る必要があり、製造工程が複雑になる問題がある。

発明が解決しようとする問題点 以上のように、高濃度不純物領域をゲート電極と自己整
合的に形成する従来の方法は、大きなゲート容量、大き
なソース抵抗、または複雑な製造工程の何れかの問題を
有している。

そこで、本発明は、上記した従来の方法の欠点の全てを
解決した高濃度不純物領域をゲート電極と自己整合的に
形成する方法を提供せんとするものである。

問題点を解決するための手段 本発明によるならば、ゲート電極が形成された半導体基
板の上にバイアススパッタ法により絶縁膜を形成し、反
応性イオンエツチングにより該絶縁膜を選択的に除去し
て前記ゲート電極の側面にテーパ状絶縁側壁を形成し、
該テーパ状絶縁側壁付きの前記ゲート電極をマスクとし
て不純物のイオン注入することを特徴とする半導体装置
の製造方法が提供される。

例えば、バイアススパッタ法により、５ｉｎ２絶縁膜を
、３０００人から５０００人の厚さに形成し、また、テ
ーパ状絶縁側壁の下辺の幅が３０００Å以下となるよう
に、反応性イオンエツチングを行う。

作用 以上のような半導体装置の製造方法において、ゲート電
極が形成された半導体基板の上への絶縁膜の形成方法と
して、バイアススパッタ法を採用している。

従来のスパッタ法により、ゲート電極が形成された半導
体基板の上に絶縁膜を形成すると、第４図（ａ）に示す
ように、凹部、例えば、基板１０とゲート電極１２との
境目１８に絶縁膜が付着し難い。そのために、基板表゛
面の凹部に対応する部分が凹み、平らの部分では中央が
盛り上がった形状の絶縁膜２０となる。従って、かかる
絶縁膜２０に対して反応性イオンエツチングを実施する
と、第３図（６）に示すように全体に高さが同一な側壁
１６Ａが残る。

しかし、バイアススパッタ法により、ゲート電極が形成
された半導体基板の上に絶縁膜を形成すると、第４図ら
）に示すように、凹部、例えば、基板１０とゲート電極
１２との境目１８への絶縁膜の付着もよく、平らの部分
には平らに絶縁膜が付着し、角の部分が傾斜面２２Ａと
なり、ゲート電極を覆うように全体として断面台形に絶
縁膜２２が付着する。

かくして、かかる絶縁膜２０に対して反応性イオンエツ
チングを実施すると、絶縁膜２２の傾斜面２２Ａもその
まま残り、ゲート電極の側面にテーパ状絶縁側壁が形成
される。

そのようなテーパ状絶縁側壁付きのゲート電極をマスク
として不純物のイオン注入すると、テーパ状絶縁側壁の
直下の基板部分に対する不純物の注入量及び深さのプロ
フィールは、テーパ状絶縁側壁の形状にほぼ相似する。

すなわち、ゲート電極に近い部分は、テーパ状絶縁側壁
は厚いので、その下の基板部分への不純物の注入量は少
なくまた深さは浅い。一方、ゲート電極から遠いテーパ
状絶縁側壁の下縁部は、その絶縁膜は薄く、その下の基
板部分への不純物の注入量は多くまた深さは深い。かく
して、テーパ状絶縁側壁の直下の基板部分に対する不純
物の注入のプロフィールは、注入量がゲート電極に近い
ほど少なく遠いほど多く、深さがゲート電極に近いほど
浅く遠いほど深い、テーパ状絶縁側壁のテーパ形状に相
似したものとなる。

このようにゲート電極の近傍まで不純物が達し且つその
ゲート電極の近傍の不純物濃度が低いので、ゲート容量
を増大することなくソース抵抗を低減することができる
。また、そのようなプロフィールの不純物のイオン注入
をテーパ状絶縁側壁だけで実現できるので、ゲート電極
に絶縁側壁を設けて不純物を注入する従来の方法と同様
な工程数で製造できる。従って、ＬＤＤ構造のように２
種のマスクを使用する必要がないので、製造工程の複雑
化を避けることができる。

実施例 以下、添付図面を参照して本発明による半導体装置の製
造方法を実施例を説明する。

第１図は、本発明による方法に従ってショットキーゲー
ト電界効果トランジスタのゲート電極の両側に高濃度不
純物領域を形成する好ましい実施例を図解する製造工程
図である。

第１図（ａ）は、半絶縁性ＧａＡｓ基板３０上にＷ（タ
ングステン）製ゲート電極３２が形成された状態を図示
している。そのゲート電極３２は、厚さ５０００人で幅
１μｍである。

かかる状態で、基板３０に適当なバイアス電圧を印加し
た状態で、第１図（ハ）に示すように、Ｓ　ｉ　Ｏ２を
バイアススパッタして、３０００人の厚さの５１０２膜
３４で基板３０の表面を覆う。そのときの基板３０のバ
イアス電圧は、第１図（ハ）に示すように、Ｓ　ｉ　Ｏ
２膜３４がゲート電極３２を覆う断面台形状になるよう
に選択した。すなわち、断面台形部の斜面が直線状にな
るようにＳｉＯ□膜３４膜形４した。

次いで、第１図（Ｃ）に示すように、例えば、ＣＦ。

＋Ｈ，を使用して、反応性イオンエツチングによりＳｉ
Ｏ□膜３４膜形４的に除去して、第１図（ｄ）に示すよ
うに、ゲート電極３２の側面にテーパ状絶縁側壁３６を
形成した。この反応性イオンエツチングは、テーパ状絶
縁側壁３６の下辺の幅が、例えば３０００人程度入槽る
ように、行った。

更に、ゲート電極３２及びテーパ状絶縁側壁３６で構成
されるマスクを利用して、第１図（ｅ）に示すように、
Ｓ１゛をイオン注入した。本実施例の場合、Ｓｉ”を５
０ＫｅＶの加速エネルギで打ち込んで、Ｓｉ゛を深さ１
０００人までドープした。即ち、１０００人の厚さのｎ
”−ＧａＡｓ領域３８をゲート電極に対して自己整合的
に形成した。また、ドーズ量は、１×１０Ｉｓ／　ｃｎ
ｆであった。なお、Ｇａ　Ａｓ基板に対してｐ型不純物
領域を形成する場合には、Ｂｅ”、Ｍｇ”などを同様に
５０ＫｅＶの加速エネルギで打ち込んでイオン注入する
と、１０００人の厚さのｐ”−ＧａＡｓ領域を形成でき
る。

このようなイオン注入により形成される高濃度不純物領
域３８は、第１図（ｅ）に示すように、ゲート電極３２
の緑まで達している。そして、高濃度不純物領域３８の
不純物の量及び不純物領域の深さは、テーパ状絶縁側壁
３６の厚さにより決定される。すなわち、ゲート電極３
２の縁に近い部分は、テーパ状進縁側壁３６は厚いので
、不純物の注入量は少なくまた不純物領域３８は浅い。

一方、ゲート電極３２から遠いテーパ状絶縁側壁３６の
斜面下縁部は、そのテーパ状絶縁側壁３６は薄いので、
その下の基板部分への不純物の注入量は多くまた不純物
領域３８は深い。かくして、テーパ状絶縁側壁３６の下
の不純物領域３８は、ゲート電極３２に近いほど浅く遠
いほど深いプロフィールとなり、また、注入量分布は、
ゲート電極３２に近いほど少なく遠いほど多いプロフィ
ールとなる。すなわち、テーパ状絶縁側壁３６のテーパ
形状に相似したものとなる。

更に、高濃度不純物領域３８を形成したあと、テーパ状
絶縁側壁３６をそのまま残してもよいし、または除去し
てもい。そして、それら高不純物領域３８の上に、ｎ−
ＧａＡｓに対してオーミック接合する金属を蒸着してそ
れぞれソース電極及びドレイン電極として、ショットキ
ーゲート電界効果トランジスタを構成した。

このようにして形成されたショットキーゲート電界効果
トランジスタにおいては、ゲート電極の近傍まで不純物
が達し且つそのゲート電極の近傍の不純物濃度が低い。

すなわち、ＬＤＤと同様な構造となる。かくして、ゲー
ト容量を増大することなくソース抵抗を低減することが
できる。そのため第３図に示すような従来の側壁を有す
るゲート電極をマスクとしてイオン注入して高濃度不純
物領域を形成した場合に比較して、ソース抵抗が約３割
減少し、その結果、相互コンダクタンスｇ。

が約３割増大した。

また、そのようなプロフィールの高濃度不純物領域をゲ
ート電場の両側に、テーパ状絶縁側壁３６だけで形成で
きるので、ゲート電極に絶縁側壁を設けて不純物を注入
する従来の方法と同様な工程数で製造できる。従って、
ＬＤＤ構造の場合のように２種のマスクを使用する必要
がないので、製造工程の複雑化を避けることができる。

なお、上記した実施例では、バイアススパッタにより５
１０２膜を形成しているが、Ｓｉ３Ｎ、などのほかの絶
縁膜を形成してもよい。更に、その厚さも、３０００人
に限定されることな（、ゲート電極の厚さに対応して適
宜選択される。しかし、３０００から５０００人の範囲
が好ましい。

また、ゲート電極を５０００人の厚さにＷで形成したが
、ゲート電極は、ショットキー接合を形成する他のＡ１
、Ｃｒ５Ｔｉ、Ｍｏなどの金属で形成してもよい。また
、そのゲート電極を厚さも適宜選択できる。

更に、テーパ状絶縁側壁３６の下辺の幅も、３０００人
に限定されるものではなく、ゲート電極に隣接して形成
される「弱く不純物が注入される領域」の大きさに応じ
て適宜選択される。しかし、１０００〜５０００人の範
囲、特に３０００八以下が好ましい。

以上、本発明の実施例をＱａＡＳ基板に形成したショッ
トキーゲート電界効果トランジスタの場合について説明
したが、本発明による方法は、それに限定されることな
く、他の化合物半導体を使用したショットキーゲート電
界効果トランジスタにも同様に適用でき、また、ゲート
電極と基板の動作層との間に絶縁膜が存在するＭＯ３型
電界効果トランジスタの作成にも同様に適用できる。

発明の効果 以上の説明から明らかなように、本発明による半導体装
置の製造方法によるならば、製造工程数を増大すること
なく、ゲート容量を増大することなくソース抵抗を低減
した電界効果トランジスタを形成することができる。

【図面の簡単な説明】

第１図は、本発明による方法を電界効果トランジスタの
製造方法に適用した例を図解する製造工程図、 第２図及び第３図は、ゲート電極に対して自己整合的に
ゲート電極の両側に高濃度不純物領域を形成する従来の
方法を図解する製造工程図、第４図は、Ｓ　ｉ　Ｏ２膜
のつきまわりを図解する図である。 〔主な参照番号〕 １０、３０・・基板 １２．３２・・ゲート電極 １４．３８・・高濃度不純物領域 １６．２０．２２．３４・・５ｉｎ２絶縁膜１８・・凹
部 ３６・・テーパ状絶縁側壁

Claims (3)

【特許請求の範囲】
1. （１）ゲート電極が形成された半導体基板の上にバイア
   ススパッタ法により絶縁膜を形成し、反応性イオンエッ
   チングにより該絶縁膜を選択的に除去して前記ゲート電
   極の側面にテーパ状絶縁側壁を形成し、該テーパ状絶縁
   側壁付きの前記ゲート電極をマスクとして不純物のイオ
   ン注入することを特徴とする半導体装置の製造方法。
2. （２）前記バイアススパッタ法により、ＳｉＯ＿２絶縁
   膜を、３０００Åから５０００Åの厚さに形成すること
   を特徴とする特許請求の範囲第（１）項に記載の半導体
   装置の製造方法。
3. （３）前記テーパ状絶縁側壁の下辺の幅が３０００Å以
   下となるように、前記反応性イオンエッチングを行うこ
   とを特徴とする特許請求の範囲第（１）項または第（２
   ）項に記載の半導体装置の製造方法。