JPS63293833A - Ｓｏｉ基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板の形成方法に係り、特に電気的特性
に優れた埋め込み絶縁形Ｓ　ＯＩ　（Ｓａｓｉｉ　−ｃ
ｏｎｄｕｃｔｏｒ−ｏｎ−Ｉｎｓｕｌａｔｏｒ）の構造
に係る。

〔従来の技術〕

半導体装置は通常単結晶半導体基板の表面を加工して形
成されるが、下地基板を絶縁物にすることにより、いく
つかの電気的に優れた特質が得られる。すなわち、素子
の周囲を絶縁物で電気的に分離することが可能となるの
で、ｐ−ｎ接合により分離する通常の場合と比し、降伏
電圧を高めることができ、より近接して素子を配置する
ことが可能となるので、素子の集積度が向上できる。ま
た、ｐ−ｎ接合分離に付随する寄生素子を低減または全
く除去することが可能となり、例えばＣＭＯ３型素子に
付随するサイリスタ構造により惹き起こされるラッチア
ップ現象を阻止することができる。

さらに、誘電率の大きなＳｉ空乏層を利用したＰ−ｎ接
合分離に代えて誘電率の小さな絶縁物によって素子が分
離できるため、素子に寄生する容量が小さくなり、より
高速の動作が可能となる。

この絶縁物分離された半導体薄膜を得る方法に例えばＳ
ｉ基板に酸素イオンを打込み、加熱処理によって酸化物
膜を基板内部に形成し、表面に単結晶Ｓｉ薄膜を残す方
法がある。

この方法は例えば第２図に示すように、２００ＫｅＶ位
でＳｉ基板１に０＋イオン２をｌＸｌ０’８０−２打込
むと、深さ約０．５μｍ　を中心として幅約０．２　　
μｍの打込み層が形成され、これを１２００℃程度で熱
処理することによって酸化膜：３に変換する。イオンの
通過した領域は損傷の少い状態に保たれ、熱処理によっ
て単結晶薄膜４として残り、この層に素子が形成される
。

〔発明が解決しようとする問題点〕

従来のこの方法では、得られる酸化膜が薄いため、前述
のＳＯＩ構造のうち、絶縁物分離の利点は実現できても
、寄生容量を低減する効果は少なかった。イオン打込み
法で厚い酸化膜を形成するためには、より多い打込み欧
が必要であり、また打込み深さを調節するために、高い
打込みエネルギーでかつ広い範囲で打込む必要があり、
実用的でなかった。

本発明はかかるＳ　ＯＩ　（Ｓａａ＋１ｃｏｎｄｕｃｔ
ｏｒ−ｏｎ　−Ｉｎｓｕｌａｔｏｒ　）の形成法におい
て、より生産性の高い方法で、厚い酸化膜を形成した場
合と等価の効果を得る新規な方法を提供するものである
。これは、酸化膜に隣接したＳｉ領域を常に空乏化させ
ることにより、電気的には酸化膜を厚くしたのと等価な
効果が期待できるという考えに基づいている。

〔問題点を解決するための手段〕

Ｓｉ領域を空乏化させるためには、キャリア濃度を低減
させればよく、かつ電界によって電位が変化しないよう
に保つことができれば良い。この目的のためにはキャリ
ヤのライフタイムキラーとなる不純物を、埋め込み酸化
膜の下部に深さ方向にやや広い範囲にわたって分布せし
めればよい。

〔作用〕

このような不純物が導入された層は半絶縁的になり、空
乏化されるため、表層の半導体膜から見た場合、絶縁膜
による容量と空乏化した層の容量が直列に接続された形
となり、実効的な寄生容量を大きく減少させることがで
きる。

【実施例〕

以下本発明の一実施例を第１図により説明する。

簡単のため、半導体基板としてｐ形（１００）。

１０Ωｌのものを用い、絶縁膜の形成用元素として酸素
を用いる。酸化膜形成の過程までは第２図で説明したよ
うに、基板１にＭ素イオンを打込み、埋め込み酸化膜３
を形成する。酸素イオンの打込みエネルギーは２００Ｋ
ｅＶで、打込み量は１×１０１１０ｌ８”である。１２
００℃、３時間の加熱後、表面には約０．３　μｍのｔ
Ｉｉ結晶結晶Ｓｉ層形成される。この構造に”Ｔｉ＋を
’ＬＭｅＶおよび２Ｍ　ｅ　ＶでそれぞれＩ　Ｘ　Ｌ　
Ｏ”ｒｎ−２打込んだ後、９５０℃、３０分の加熱処理
を行なった。Ｔｉイオンを打込む前のＳＯＴでは埋込み
酸化膜の容量は１．７　Ｘ　Ｉ　０−ＩＩＦ／ａｌ？で
あったが、Ｔｉを打込んだものでは６．５　Ｘ　１０−
’Ｆ／ｃｄと約１／３に低減し、かつ電圧印加に対し静
電容量の変化は僅かであった。この静電容量は０．５μ
ｍの酸化膜厚に相当し、上記酸化膜の形成後に３００　
Ｋ　ｒ３　ｖで２　Ｘ　１０　”ｃｓ−”で酸素イオン
を打込むのとほぼ同等の効果である。加速エネルギは高
いが、約５桁小さな打込み量で済み、極めて生産性の良
い方法である。

〔発明の効果〕

表層のＳＯＩ層中にはＴｉの残留は認められず、形成し
たがＭＯＳダイオードで測定されるゼネレーションライ
フタイム（ｇｅｎｅｒａｔｉｏｎ　１．Ｌｆｓ　ｔｉｍ
ｅ）にも有意差は認められない。これから、形成した埋
込み酸化膜が打込んだｒｉの拡散に対して十分なバリア
として働いていることが離開される。

埋込み酸化膜を形成せずに直接Ｔｉ打込みをした場合に
は、絶縁分離が不完全であり、また、表面ＳＯＩ層に形
成される素子の特性が劣化する傾向が見られ、本発明は
埋込み絶縁膜と組み合わせて用いられることで効果が顕
著である。

基板の空乏化効果は遷移金属で顕著であるが、質量数、
拡散のし難さ等でＴｉの他、Ｖ、Ｃｒ。

Ｍｎ等が比較的使用しやすい。

実施例ではイオン打込みにより形成した絶縁膜を用いた
が１本発明は他のＳＯＩ構造に対して適用しても有効で
あることは自明である。すなわち、絶縁膜が形成された
半導体基板の上に単結晶半導体薄膜が形成された横進に
おいて、絶縁膜の下側に実施例の如き不純物を導入する
ことにより１等価的に絶縁膜を厚くしたのと同じ効果が
得られる。

また、本発明は絶縁物が選択的に設けられている場合に
も、その絶縁物膜よりも小さな領域に選択的にライフタ
イムキラー不純物を導入することで表面層への回り込み
を防止し、目的領域のノ１．酸化膜の容量を変化させる
ことができ、工業」−有用である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す断面図であり。 第２図は従来のイオン打込みにより形成される理込み絶
縁膜の構造を示す断面図である。 ■・・・半導体基板、２・・・酸素イオン、３・・・酸
化膜。 ４・・・単結晶半導体薄膜、５・・・Ｔｉイオン、６・
・・空乏化Ｓｉ層。 代理人　弁理士　小用勝ｊ　パ） ＼、　　　・ 躬　／　図 第　２１！］

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の内部に絶縁物薄膜が埋め込まれて成る
   ＳＯＩ（セミコンダクタオンインシュレータ：Ｓｅｍｉ
   ｃｏｎｄｕｃｔｏｒ−ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板
   において、該半導体のキャリアのライフタイムキラーと
   なる不純物を、上記絶縁膜よりも深い位置に導入して成
   ることを特徴とするＳＯＩ基板。 ２、基板はＳｉであり、絶縁物形成イオンは窒素あるい
   は酸素であり、不純物はＴｉ、Ｖ、Ｃｒ、Ｍｎのいずれ
   かの同位体であることを特徴とする特許請求の範囲第１
   項記載のＳＯＩ基板。