JPS6329360A - Servo circuit - Google Patents

Servo circuit

Info

Publication number
JPS6329360A
JPS6329360A JP17183986A JP17183986A JPS6329360A JP S6329360 A JPS6329360 A JP S6329360A JP 17183986 A JP17183986 A JP 17183986A JP 17183986 A JP17183986 A JP 17183986A JP S6329360 A JPS6329360 A JP S6329360A
Authority
JP
Japan
Prior art keywords
voltage
revolutions
output
turntable
deviation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17183986A
Other languages
Japanese (ja)
Inventor
Hiroshi Ichijo
一條 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP17183986A priority Critical patent/JPS6329360A/en
Publication of JPS6329360A publication Critical patent/JPS6329360A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain the drive at a prescribed drive speed by adding the 1st voltage corresponding to the difference between number of revolutions of a body to be driven and a setting number of revolutions and the 2nd voltage corresponding to the accumulated value over the setting period of the difference at a setting ratio and applying the 3rd voltage to the drive motor. CONSTITUTION:A count X is subtracted from a count of a counter 3 read in a subtractor 4, the result is latched by a latch circuit 5, converted into an analog signal by a D/A converter 6, added to a voltage of a voltage source 7 by an adder 11 to drive a motor 13 via a drive circuit 12. An output of the subtractor 4 corresponds to the deviation between an present number of revolutions and an object number of revolutions of a turntable 1 and the motor 13 is driven by a voltage corresponding to the sum of the deviation and the object number of revolutions given as a voltage Z. As a result, the turntable 1 reaches rapidly the object number of revolutions at start with the sum between the voltage Z and the voltage corresponding to the deviation and after the object number of revolutions is reached, the voltage Z is increased/ decreased by the voltage corresponding to the deviation to control the number of revolutions of the turntable to the object number of revolutions. Thus, the number of revolutions of the body to be driven is kept within the setting range.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はレコードプレーヤ、ディジタルオーデオディス
クの回転体、駆動の念めのサーボ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a record player, a rotating body of a digital audio disc, and a servo circuit for driving the rotating body.

(発明の背景) レコードプレーヤのターンテーブル駆動に、従来からP
LL回路を用いtサー?回路が用いられており、常時大
きな帰還を掛けてターンテーブル回転速度の安定を図っ
ている。
(Background of the invention) Conventionally, P has been used to drive the turntable of record players.
Using LL circuit? A circuit is used to constantly apply large feedback to stabilize the turntable rotation speed.

しかし起動時等大きな速度変化があつ念場合、定常回転
速度に戻るときに大きなオーバーシュートが発生し念り
、定常回転速度にて駆動されている場合でも細かい速度
変化が生じてい念ため、S/N等を悪くしていた。
However, if there is a large speed change such as during startup, a large overshoot will occur when returning to the steady rotation speed, so even if the drive is at a steady rotation speed, small speed changes may occur. It was making N etc. worse.

これら全改善するためには、ターンテーブルの慣性を大
きくしたり、また駆動モータのトルク全天きくするが、
それでもオーバーシュートが発生する問題点があった。
In order to improve all of these, it is necessary to increase the inertia of the turntable and increase the total torque of the drive motor.
Even so, there was a problem that overshoot occurred.

(発明の目的) 本発明は上記にかんがみ、従来のPLL回路全用いた場
合の如く大きな外乱によってオーバシュートを生じたり
、S/Nt”悪化させる事なく回転体を一定回転速度で
駆動するチー2回路を提供することを目的とする。
(Objective of the Invention) In view of the above, the present invention provides a system for driving a rotating body at a constant rotational speed without causing overshoot due to large disturbances or deteriorating the S/Nt as in the case of using all conventional PLL circuits. The purpose is to provide circuits.

(問題点を解消するための手段) 本発明は上記の問題点?解決するために次の如く構成し
た。
(Means for solving the problems) Does the present invention have the above problems? In order to solve the problem, I configured it as follows.

被駆動体の回転数と設定回転数との差に対応し次第1の
電圧と前記差を設定期間にわたって累算した値に対応し
た第2の電圧とを設定比率で加算し、この加算による第
3の電圧を被動体駆動モータに加えるようにした。
As soon as the first voltage corresponds to the difference between the rotational speed of the driven body and the set rotational speed, the first voltage and the second voltage corresponding to the value obtained by accumulating the difference over the set period are added at a set ratio. 3 voltage is applied to the driven object drive motor.

(作用) 上記の如く構成された本発明において被駆動体の回転数
と設定回転数との差に対応した第1の電圧と前記差を設
定期間毎に累算しt値に対応した第2の電圧とを設定比
率で加算し次第3の電圧に関連しet圧が被駆動体駆動
モータに加えられて被駆動体駆動モータが駆動される。
(Function) In the present invention configured as described above, the first voltage corresponding to the difference between the rotational speed of the driven body and the set rotational speed and the difference are accumulated for each set period, and the second voltage corresponding to the t value is accumulated. As soon as the voltages 3 and 3 are added at a set ratio, the et pressure is applied to the driven body drive motor in relation to the voltage 3, and the driven body drive motor is driven.

このため、前記設定期間および設定比it−設定するこ
とによシ、被駆動体の回転数を設定範囲内に維持するこ
とができるとともに、被駆動体の回転数変動周期を長く
することができる。
Therefore, by setting the setting period and the setting ratio it-, it is possible to maintain the rotational speed of the driven body within the set range, and it is also possible to lengthen the rotational speed fluctuation period of the driven body. .

(発明の実施例) 以下、本発明を実施例により説明する。(Example of the invention) The present invention will be explained below with reference to Examples.

第1図は本発明の一実施例の構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

本発明はレコードプレーヤのターンテーブルに適用し念
場合を示している。
The present invention is applied to a turntable for a record player.

ターンテーブル1の回転はエンコーダ2によって検出さ
れ、後記するカウンタ部3により計数する。
The rotation of the turntable 1 is detected by an encoder 2, and counted by a counter section 3, which will be described later.

カウンタ部3は第2図に示す如く、エンコーダ2の出力
信号h f 2分周するDフリップフロップ31に供給
し、Dフリップフロップ31の出力はアンドデート32
に供給してDフリップフロップ31のQ出力高電位期間
中、アンドf−)32に開状態に制御する。アンドデー
ト32には基準クロック信号発掻器33の発振出力が供
給してあり、アンドデート32のデート開状態中、カウ
ンタ34に供給して計数する。一方、Dフリップフロッ
プ31のQ出力が低電位となれば、その立下りにてカウ
ンタ34の計数値を後記する減算器4に供給する。さら
にまた、Dフリップフロップ31のQ出力とカウンタ3
4の計数値を読み込み終了信号とはリセット信号生成回
路35に供給し、Dフリップフロップ31のQ出力が低
電位になりかつカウンタ34の計数値の読み込み終了信
号が入力され元ことにより、リセット信号が生成され、
カウンタ34はリセットさn、次の計数に備える。
As shown in FIG. 2, the counter section 3 supplies the output signal h f of the encoder 2 to a D flip-flop 31 which divides the frequency by 2, and the output of the D flip-flop 31 is divided by 2 and the output signal h f is divided by 2.
During the high potential period of the Q output of the D flip-flop 31, the ANDf-) 32 is controlled to be in the open state. The oscillation output of a reference clock signal generator 33 is supplied to the AND-DATE 32, and is supplied to a counter 34 for counting while the AND-DATE 32 is in the open state. On the other hand, when the Q output of the D flip-flop 31 becomes a low potential, the count value of the counter 34 is supplied to a subtracter 4, which will be described later, at its falling edge. Furthermore, the Q output of the D flip-flop 31 and the counter 3
The read end signal for the count value of 4 is supplied to the reset signal generation circuit 35, and the Q output of the D flip-flop 31 becomes a low potential and the read end signal for the count value of the counter 34 is input, so that the reset signal is generated. is generated,
The counter 34 is reset and ready for the next count.

カウンタ部3にて計数さf17を計数値はターンテーブ
ルの目的回転数に対応した計数値Xを減算器4にて減算
し、減算器4の出力はラッチ回路5にてラッチし、ラッ
チ回路5のラッチ出力はD/A変換器6にてアナログ信
号に変換する。同時に減算器4の出力は累算器8に供給
して累算し、累算結果をラッチ回路9に供給してラッチ
し、ラッチ回路9のラッチ出力はD/A変換器10にて
アナログ信号に変換する。一方、一定電圧源7のターン
テーブルの目的回転数に対応しfc電圧Z、D/A変換
器6の出力アナログ磁圧およびD/A変換器10の出力
アナログ電圧は加算器11に供給して加算し、加算器1
1の加算出力により、駆動回路12を介してターンテー
ブル駆動モータ13を駆動する。
The count value f17 is counted by the counter section 3. The count value is obtained by subtracting the count value X corresponding to the target rotation speed of the turntable by a subtracter 4, and the output of the subtracter 4 is latched by a latch circuit 5. The latch output is converted into an analog signal by the D/A converter 6. At the same time, the output of the subtracter 4 is supplied to an accumulator 8 for accumulation, the accumulation result is supplied to a latch circuit 9 and latched, and the latch output of the latch circuit 9 is sent to a D/A converter 10 as an analog signal. Convert to On the other hand, the fc voltage Z of the constant voltage source 7 corresponding to the target rotation speed of the turntable, the output analog magnetic pressure of the D/A converter 6 and the output analog voltage of the D/A converter 10 are supplied to the adder 11. Add, adder 1
The add output of 1 drives the turntable drive motor 13 via the drive circuit 12.

減算器4の出力はデイノタル比較器(以下単に比較器と
記す)14および15に供給し、比較器14にてローリ
ミツト値LLと減算器4の出力とを比較し、比較器15
にてアッパーリミット値ULと減算器4の出力とを比較
して、減算器4の出力がローリミツト値LL以上のとき
の比較器14の出力および減算器4の出力がアッパーリ
ミット値UL以下のときの比較器15の出力をオアf−
)16に供給して、オアゲート16の出力により累算器
8をリセットする。
The output of the subtractor 4 is supplied to deinotal comparators (hereinafter simply referred to as comparators) 14 and 15, and the comparator 14 compares the low limit value LL with the output of the subtractor 4.
The upper limit value UL and the output of the subtracter 4 are compared at The output of the comparator 15 is OR f-
) 16 to reset the accumulator 8 by the output of the OR gate 16.

上記の如く構成した本発明ておいて、電源電圧の印加に
より、ターンテーブル1は電源7の電圧を受けた駆動回
路12によって回転駆動が開始される。
In the present invention configured as described above, upon application of the power supply voltage, the turntable 1 starts to be rotated by the drive circuit 12 that receives the voltage from the power supply 7.

ターンテーブル1の回転によりエンコーダ2の出力&は
第3図(a)に示す如くになる。エンコーダ2の出力a
のデユーティ比は正確ではなく、Dフリップフロップ3
1によって2分周される。Dフリップフロップ31の4
出力は第3図(b)に示す如くであり、Dフリップフロ
ップ31のQ出力は第3図(clに示す如くになり、こ
の期間はデユーティ比のばらつきに拘らず正確である。
As the turntable 1 rotates, the output & of the encoder 2 becomes as shown in FIG. 3(a). Encoder 2 output a
The duty ratio of D flip-flop 3 is not accurate.
The frequency is divided by 2 by 1. D flip-flop 31 of 4
The output is as shown in FIG. 3(b), and the Q output of the D flip-flop 31 is as shown in FIG. 3 (cl), and this period is accurate regardless of variations in the duty ratio.

したがって前記デユーティ比のばらつきは解消さnる。Therefore, the variation in the duty ratio is eliminated.

Dフリップフロップ31のQ出力が高電位の期間、基準
クロック信号発振器33の発振出力がアンドr−−ト3
2から出力される。したがってアンドゲート32からの
出力は第3図(d)に示す如くになう、カウンタ34に
て計数される。この結果、ターンテーブル1の回転数が
小さいときは第3図(e)に示すDフリップフロップ3
1のQ出力が高電位である期間は長く、カウンタ34の
計数値は大きくなる。1を逆にターンテーブル1の回転
数が大きいときは第3図(c)に示すDフリラグフロッ
プ31のQ出力が低電位である期間は短く、カウンタ3
4の計数値は小さくなる。Dフリッププロップ31のQ
出力が低電位になるとカウンタ34の計数値が減算器4
に読み込まれかつ読み込み終了信号が供給されるとカウ
ンタ34の計数値はリセットされる。
During the period when the Q output of the D flip-flop 31 is at a high potential, the oscillation output of the reference clock signal oscillator 33 is
Output from 2. Therefore, the output from the AND gate 32 is counted by a counter 34 as shown in FIG. 3(d). As a result, when the rotation speed of the turntable 1 is small, the D flip-flop 3 shown in FIG.
The period in which the Q output of 1 is at a high potential is long, and the count value of the counter 34 becomes large. Conversely, when the rotation speed of the turntable 1 is high, the period during which the Q output of the D free lag flop 31 shown in FIG.
The count value of 4 becomes smaller. D flip prop 31 Q
When the output becomes a low potential, the count value of the counter 34 is changed to the subtracter 4.
When the reading is completed and a reading end signal is supplied, the count value of the counter 34 is reset.

減算器4に読み込まれたカウンタ34の計数値から計数
値Xが減算され、ラッチ回路5にてラッチさn、D/A
変換器6にてアナログ信号に変換さn、電圧源7の電圧
と加算器11にて加算のうえ、駆動回路12を介してモ
ータ13が駆動される。しかるに、減算器4の出力値は
ターンテーブル1の目的回転数と現回転数との偏差に対
応しており、電圧2にて与えられた目的回転数と前記偏
差との和に対応した電圧でモータ13が駆動されること
になる。
The count value X is subtracted from the count value of the counter 34 read into the subtracter 4, and latched by the latch circuit 5.
The converter 6 converts the signal n into an analog signal, which is added to the voltage of the voltage source 7 by an adder 11, and then the motor 13 is driven via the drive circuit 12. However, the output value of the subtractor 4 corresponds to the deviation between the target rotation speed and the current rotation speed of the turntable 1, and is a voltage corresponding to the sum of the target rotation speed given by voltage 2 and the deviation. The motor 13 will be driven.

なお、D/A変換器6の利得調整によって上記偏差に係
数を乗算してもよく、加算器11によって係数加算をす
るようにして係数を乗算してもよい。
Note that the above deviation may be multiplied by a coefficient by adjusting the gain of the D/A converter 6, or the coefficient may be multiplied by adding the coefficient using the adder 11.

この結果、ターンテーブル1は電圧2と前記偏差に対応
した電圧との和によって、起動時において急速だ目的回
転数に到達することになり、目的回転数に達した後は電
圧2が前記偏差に対応した電圧により増減させられて目
的回転数にターンテーブルの回転数が制御される。
As a result, the turntable 1 quickly reaches the target rotation speed at startup due to the sum of voltage 2 and the voltage corresponding to the deviation, and after reaching the target rotation speed, voltage 2 becomes equal to the deviation. The rotational speed of the turntable is controlled to the target rotational speed by increasing or decreasing the rotational speed according to the corresponding voltage.

またさらに、前記偏差は累算器8によって累算さる。一
方、前記偏差すなわち減算器4の出力は比較器14およ
び15においてそnぞれロー1) ミツトLL、アツノ
ぐ−リミットULと比較さnる。
Furthermore, the deviation is accumulated by an accumulator 8. On the other hand, the deviation, that is, the output of the subtracter 4, is compared with the low limit LL and the low limit UL in comparators 14 and 15, respectively.

したがって、ターンテーブル1の回転数が第4図(a)
に示す如くローリミツト値LLに対応する回転数以下で
、かつアッパーリミット(i[ULに対応する回転数以
上のときは累算器8の累算値がラッチ回路9によりラッ
チされて、D/A変換器10にてアナログ直圧に変換の
うえ、加算器11にて前記電圧2、前記偏差に対応した
電圧に加えられ、この電圧が駆動回路12に加えられる
Therefore, the rotation speed of the turntable 1 is as shown in FIG. 4(a).
As shown in , when the rotation speed is below the low limit value LL and above the upper limit (i[UL), the accumulated value of the accumulator 8 is latched by the latch circuit 9, and the D/A A converter 10 converts the voltage into an analog direct voltage, an adder 11 adds the voltage 2 to the voltage corresponding to the deviation, and this voltage is applied to a drive circuit 12 .

ここでアツノせ一すミットiULとローリミツト値LL
とは逆に示さnているが、これはターンテーブル1の回
転数が減少したときカウンタ部3の計数値は増大し、回
転数が増加し友とき計数値は減少するためである。
Now let's set the limit iUL and low limit value LL
This is because when the number of rotations of the turntable 1 decreases, the count value of the counter section 3 increases, and when the number of rotations increases, the count value decreases.

一方、減算器4の出力がアツノJ −IJ ミツト値U
L未満の場合およびローリミツト値LLi超えた場合は
累算器8 ViIJセットさ6%D/A変換器10から
の出力は零であってモータ13の、駆動に対しては作用
しない。
On the other hand, the output of the subtractor 4 is Atsuno J - IJ Mitsuto value U
If it is less than L or if it exceeds the low limit value LLi, the accumulator 8 ViIJ is set and the output from the 6% D/A converter 10 is zero and does not affect the drive of the motor 13.

しかるに、ラッチ回路5が減算器4による減算値を読み
とる時期は第3図(c)の立下りに同期して行なわれる
のに対し、ラッチ回路9によるラッチはラッチ回路5の
ラッチがn回目毎に行なわれる。
However, while the latch circuit 5 reads the subtracted value by the subtracter 4 in synchronization with the falling edge of FIG. It will be held in

ここでnは自然数である。Here n is a natural number.

したがって、ラッチ回路5にラッチされる値、すなわち
減算器4の出力値を減算器4の読みとり毎にα1.α8
.α1.α4.α、、・・・とすれば、(n=4とし、
かつオアデート16が出力を発生しないとして) 上表の如く、ラッチ回路9のラッチ出力は、α1゜α1
.α1.α8、(α、+α2+α、+α4)、(α1+
α、+α、+α4)・・・の如くになる。減算器4の出
力がアッパーリミットtUL以上でかつローリミツト値
LL以下の場合には累算器8からは上表に示すラッチ出
力’i D/A変換した出力電圧が加算器11にてさら
に加算されることになる。この結果、駆動回路12には
電圧Z、D/A変換器6および10の変換電圧が和が印
加されて、モータ13が駆動される。そこで、前記nの
設定と、D/A変換器6および9の利得の設定とにより
第4図(i)に示す如くターンテーブル1の回転数の変
動を、ローリミツト値LLとアッパーリミット値ULと
の間に維持し、かつ変動周期を大きくすることができ、
S/Nを改善することができる。なお、第4図(b)は
PLL回路を用い几場合のターンテーブル1の回転数の
変動を例示している。
Therefore, the value latched by the latch circuit 5, that is, the output value of the subtracter 4, is set to α1 every time the subtracter 4 reads the value. α8
.. α1. α4. If α, . . . (n=4,
As shown in the table above, the latch output of the latch circuit 9 is α1°α1
.. α1. α8, (α, +α2+α, +α4), (α1+
α, +α, +α4)... When the output of the subtracter 4 is higher than the upper limit tUL and lower than the low limit value LL, the accumulator 8 outputs the latch output 'i shown in the table above. That will happen. As a result, the sum of the voltage Z and the converted voltages of the D/A converters 6 and 10 is applied to the drive circuit 12, and the motor 13 is driven. Therefore, by setting the value n and setting the gains of the D/A converters 6 and 9, the fluctuation in the rotational speed of the turntable 1 can be adjusted to the low limit value LL and the upper limit value UL, as shown in FIG. 4(i). It is possible to maintain the fluctuation period between
S/N can be improved. Incidentally, FIG. 4(b) illustrates the variation in the rotational speed of the turntable 1 when a PLL circuit is used.

(発明の効果) 以上説明した如く本発明によnば、被駆動体の回転数と
設定回転数との差に対応し次第1の電圧と、前記差を設
定期間にわ之って累算した値に対応した第2の電圧とを
設定比率で加算し、この加算による第3の電圧を被駆動
体駆動モータに加えるようにしたため、前記設定期間ま
念は/および設定比率を設定することにより被駆動体の
回転数を設定範囲内に維持でき、かつ被駆動体の回転数
変動周期を長くすることができて、S/Nのよい再生が
できる。
(Effects of the Invention) As explained above, according to the present invention, a voltage of 1 is applied as soon as the difference between the rotational speed of the driven body and the set rotational speed is applied, and the difference is accumulated over the set period. The second voltage corresponding to the set value is added at a set ratio, and the third voltage resulting from this addition is applied to the driven object drive motor. This makes it possible to maintain the rotational speed of the driven body within a set range, lengthen the rotational speed fluctuation period of the driven body, and achieve reproduction with a good S/N ratio.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のブロック図。 第2図は本発明の一実施例におけるカウンタ部の一例を
示すブロック図。 第3図および第4図は本発明の一実施例の作用の説明に
供する波形図および回転数特性図。 1・・・ターンテーブル、2・・・エンコーダ、3・・
・カウンタ部、4・・・減算器、5および9・・・ラッ
チ回路、6および10・・・D/A変換器、8・・・累
算器、11・・・加算器、12・・・駆動回路、13・
・・モータ、14および15・・・比較器。
FIG. 1 is a block diagram of an embodiment of the present invention. FIG. 2 is a block diagram showing an example of a counter section in an embodiment of the present invention. FIGS. 3 and 4 are waveform diagrams and rotation speed characteristic diagrams for explaining the operation of an embodiment of the present invention. 1... Turntable, 2... Encoder, 3...
- Counter section, 4... Subtractor, 5 and 9... Latch circuit, 6 and 10... D/A converter, 8... Accumulator, 11... Adder, 12...・Drive circuit, 13・
...Motor, 14 and 15...Comparator.

Claims (1)

【特許請求の範囲】[Claims] 被駆動体の回転数と設定回転数との差に対応した第1の
電圧と前記差を設定期間にわたつて累算した値に対応し
た第2の電圧とを設定比率で加算し、この加算による第
3の電圧を被駆動体駆動モータに印加するようにしたこ
とを特徴とするサーボ回路。
A first voltage corresponding to the difference between the rotational speed of the driven body and the set rotational speed and a second voltage corresponding to the value obtained by accumulating the difference over a set period are added at a set ratio, and this addition is performed. A servo circuit characterized in that a third voltage according to the invention is applied to a driven object drive motor.
JP17183986A 1986-07-23 1986-07-23 Servo circuit Pending JPS6329360A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17183986A JPS6329360A (en) 1986-07-23 1986-07-23 Servo circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17183986A JPS6329360A (en) 1986-07-23 1986-07-23 Servo circuit

Publications (1)

Publication Number Publication Date
JPS6329360A true JPS6329360A (en) 1988-02-08

Family

ID=15930712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17183986A Pending JPS6329360A (en) 1986-07-23 1986-07-23 Servo circuit

Country Status (1)

Country Link
JP (1) JPS6329360A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684740A (en) * 1995-09-18 1997-11-04 Nec Corporation Semiconductor memory and method for substituting a redundancy memory cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684740A (en) * 1995-09-18 1997-11-04 Nec Corporation Semiconductor memory and method for substituting a redundancy memory cell

Similar Documents

Publication Publication Date Title
KR940004952B1 (en) Arrangement for starting dc motor
US4599545A (en) Servomotor controller
JPS6056394B2 (en) Motor control device
US6121747A (en) Electric motor controller
JPS6149735B2 (en)
US4214299A (en) Frequency-voltage converter
JPS6329360A (en) Servo circuit
JP3021606B2 (en) Capstan servo device
US4238720A (en) Equipment for the electronic speed control of an induction type motor, especially for use with data store motors
JPH01283083A (en) Controller for motor
US4670694A (en) Capstan motor control circuit
JPH0817583B2 (en) Speed servo circuit
JPH0517563B2 (en)
JP2639004B2 (en) Disk device positioning device
JPH0219709B2 (en)
JP2584435B2 (en) Speed servo circuit
JPS60211501A (en) Device for correcting steady-state speed error
JPH0550235B2 (en)
JP2636288B2 (en) Disk device positioning device
JPH0317595Y2 (en)
JPS62147984A (en) Rotary servo-apparatus
JPH0456554B2 (en)
JPH053232B2 (en)
JPS58173919A (en) Digital phase comparator
JPH04355691A (en) Spindle motor controller