JPS63291427A - バンプ付フィンガ−リ−ド担持体の製法 - Google Patents

バンプ付フィンガ−リ−ド担持体の製法

Info

Publication number
JPS63291427A
JPS63291427A JP62126533A JP12653387A JPS63291427A JP S63291427 A JPS63291427 A JP S63291427A JP 62126533 A JP62126533 A JP 62126533A JP 12653387 A JP12653387 A JP 12653387A JP S63291427 A JPS63291427 A JP S63291427A
Authority
JP
Japan
Prior art keywords
bumps
carrier
finger
substrate
finger leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62126533A
Other languages
English (en)
Inventor
Shigenari Takami
茂成 高見
Tatsuhiko Irie
達彦 入江
Jiro Hashizume
二郎 橋爪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP62126533A priority Critical patent/JPS63291427A/ja
Publication of JPS63291427A publication Critical patent/JPS63291427A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、半導体素子実装のためのバンプを有するフ
ィンガーリードが担持体上に配列担持されたバンプ付フ
ィンガーリード担持体を得る方法に関する。
〔背景技術〕
半導体素子に対する結線の方法の一つとして、バンプ(
突起電極)を用いた、いわゆる、ギヤングボンド法があ
る。ギヤングボンド法にも種々の態様があるが、その中
でも、長尺のキャリヤテープ上に配列担持されたフィン
ガーリードと半導体素子との間の接続を上記バンプで行
う、いわゆる、TAB法が、量産性等の点で優れている
一般的なTAB法における、フィンガーリードとバンプ
の接続を、第4図および第5図(a)〜(C1に示す。
第4図のものは、長尺のキャリヤテープ(主にポリイミ
ドテープ)6にフィンガーリード5・・・を配列担持さ
せ、半導体素子7′の上記フィンガーリードに対応する
位置には複数のパン13′・・・を形成しておいて、両
者を加熱、加圧することで接合するものである。フィン
ガーリード5の材料としては銅等が用いられ、バンプ3
′としては、図の一点鎖線円中に示したような多層構造
のものが用いられる。すなわち、半導体素子7′表面に
形成されたAI電極7a上に、Cr、Ti等からなるバ
リアFi3’a、 N i、 Cu等からなる接着層3
’b、および、AuJ”J3’cで構成されたパン13
′が使用されるのである。
しかし、この方法では、通常のワイヤーボンディング用
半導体素子に較べ、バンプを形成する分だけ半導体素子
のコストが上昇する、と言う問題がある。
第5図+a)〜(C)のものは、あらかじめ、他の基板
1′上に形成しておいたバンプ3″・・・を、長尺のキ
ャリヤテープ6上に配列担持されたフィンガーリード5
・・・に転写したあと、これを半導体素子7に加熱、加
圧することで接合する、いわゆる、転写バンプ法である
。この方法は、半導体素子7として通常のワイヤーボン
ディング用半導体素子を使える、と言う点で有利である
。しかし、バンプ3″のフィンガーリード5への転写時
と、バンプ3″の半導体素子7への接合時の二度にわた
って位置合わせをしなければならず、位置ズレの発生す
る恐れがその分だけ増大する、と言う問題がある。
〔発明の目的〕
この発明は、上記事情に鑑みてなされたものであって、
バンプ、フィンガーリードおよび半導体素子の間の位置
精度を高(保つことができ、かつ、高価な半導体素子を
使用する必要のないバンブ付フィンガーリード担持体を
得る方法を提供することを目的としている。
〔発明の開示〕
上記目的を達成するため、この発明は、バンプを有して
半導体素子の実装に使用されるフィンガーリードが配列
担持された担持体を得るにあたり、前記フィンガーリー
ドとバンプとを、あらかじめ、前記担持体とは別の基板
上で所定の配列に積層形成することで作っておき、この
積層物を前記担持体上に転写、配列させるようにするこ
とを特徴とするバンプ付フィンガーリード担持体の製法
を要旨としている。
以下に、この発明を、その一実施例をあられす図面を参
照しつつ、詳しく説明する。
なお、フィンガーリードとこれに設けられるバンプとを
、あらかじめ、所定の配列に積層形成するための基板I
は、形成されるバンプやフィンガーリードを容易に剥離
できるような材料からなっていることが望ましい。また
、これらバンプやフィンガーリードを電解メッキで基板
1上に形成するためには、これら基板1は導電性を有し
ている必要がある。上記のような条件を満足するものと
しては、たとえば、ITO等の透明導電膜を表面に形成
したガラス基板や、ステンレス等の金属基板が挙げられ
るが、それ以外のものを用いるようであってもよい。
まず、第1図(a)〜(h)の実施例について、説明す
る。
第1図+8)にみるように、基板1表面にバンプの形状
に対応するエツチングレジストM2を形成し、エツチン
グを行って、バンプの形状を有する凹部1a・・・を形
成する。− この実施例では、基板1として、ステンレス等の金属基
板が使用されているが、このようにすることが好ましい
。なぜなら、表面に透明導電膜が形成されたガラス基板
では、凹部を形成すると、その凹部内の導電性が失われ
てしまい、導電性を得るためには、改めて、凹部内面に
透明導電膜を形成しなければならないからである。エツ
チングレジストN2の材料は、基板1の材料と、それに
通したエツチング処理の種類により、適宜選択すればよ
い。
凹部1aの寸法、つまり、バンプの形状や寸法は、従来
と同じでよい。すなわち、たとえば、直径20〜100
nφ、深さ10〜4On程度の円筒形とすることができ
る。
基板1表面に形成されたエツチングレジスト層2を、そ
のままメンキレジストとして使用し、基板1に通電しな
がら、凹部1a・・・内に電解メッキ処理によってAu
層を積層する。そして、凹部1aをAu層によって完全
に埋め、バンプ3・・・を形成する(第1図(b))。
基板1表面のエツチングレジスト層2を除去しく第1図
(C))、その表面にフィンガーリードの形状に対応す
る新たなメツキレシスト層4を形成する(第1図(dl
)。
メツキレシストN4としても、通常使用されているもの
を用いることができる。
再び基板1に通電しながら、メツキレシスト層4が形成
されていない基板1表面の露出部分に、今度は電解メッ
キ処理によってCu層を積層してフィンガーリード5・
・・を形成(第1図(e)) したあと、メンキレジス
ト層4を除去(第1図(f))するそして、表面に粘着
剤層6aが形成された長尺のキャリヤテープ6を圧着し
く第1図(g))、このキャリヤテープ6を基板1から
引き剥がすと、フィンガーリード5が、先端にバンプ3
を付けたまま基板1から剥離される。そうすると、第1
図(h)にみるように、担持体たる長尺のキャリヤテー
プ6にバンプ3付フインガーリード5が配列担持された
パンツ付フィンガーリード担持体が得られるのである。
なお、図中6bは、実装される半導体素子よりも大きい
開口部であって、この実施例では、バンプ3が形成され
たフィンガーリード5の先端を、この開口部6bに突出
させるよう、フィンガーリード5を配置している。この
ようにし、半導体素子7とバンプ3との接合の際に、こ
の開口部6b内に半導体素子7を入れるようにすれば、
キャリヤテープ6の存在が接合操作の邪魔にならないか
らである。しかし、この開口部6bは、必ずしも必要な
ものではない。
つぎに、第2図(a)〜(幻記載の別の実施例について
、説明する。
まず、基板1上に、フィンガーリードの形状に対応する
メンキレジスト層4を形成する(第2図(a))。
基板1に通電しながら、メツキレシスト層4が形成され
ていない基板1表面の露出部分に、電解メッキ処理によ
ってCu層を積層してフィンガーリード5・・・を形成
する(第2図山))。
フィンガーリード5の厚みは、メツキレシスト層4と同
じになるようにする。このようにすれば、後工程でフィ
ンガーリード5の上にメツキレシストを形成する工程が
容易になるからである。
フィンガーリード5およびメツキレシスト層4の上にバ
ンプの形状に対応する凹部4’ a・・・を有するメン
キレジスト層4′を形成する(第2図(C))。
再び基板1に通電しながら、今度は凹部4’ a・・・
内に電解メッキ処理によってAu層を積層する。
そして、凹部4’ aをAu層によって完全に埋め、バ
ンプ3・・・を形成(第2図(dl) したあと、メツ
キレシスト層4,4′を全て除去する(第2図(e))
そして、表面に粘着剤N6aが形成された長尺のキャリ
ヤテープ6を圧着しく第2図(f))、このキャリヤテ
ープ6°を基板1から引き剥がすと、フィンガーリード
5が、先端にバンプ3を付けたまま基板lから剥離され
る。そうすると、第2図(幻にみるように、担持体たる
長尺のキャリヤテープ6にバンプ3付フインガーリード
5が配列担持されたパンツ付フィンガーリード担持体が
得られるのである。
なお、図中6bは、先の実施例同様、実装される半導体
素子よりも大きい開口部であって、この実施例では、バ
ンプ3が、キャリヤテープ6の方を向いているため、半
導体素子実装の必要上、必ず設けられている必要がある
つぎに、第3図(a)〜(C)記載の実施例について、
説明する。
この実施例では、基板1上にバンプ付フィンガーリード
を積層形成するまでの工程は、先の第2図(al〜tg
+の実施例と同じである。したがって、ここでは、それ
以降の工程について、説明する。
まず、上記のようにして積層形成されたパンプ3付フイ
ンガーリード5上に、表面に粘着剤層8aが形成された
回路用絶縁基板8を圧着する(第3図(a))。
回路用絶縁基板8としては、セラミック基板、積層板等
、通常のものが使用できる。
なお、この実施例では、バンプ3が、回路用絶縁基板8
の方を向いているため、半導体素子実装の必要上、回路
用絶縁基板8には、先のキャリヤテープと同様に、開口
8bが設けられている。
つぎに、この回路用絶縁基板8を基板1から引き剥がす
と、フィンガーリード5が、先端にバンプ3を付けたま
ま基板1から剥離すると、担持体たる回路用絶縁基板8
にバンプ3付フインガーリード5が配列担持されたパン
ツ付フィンガーリード担持体が得られる(第3図(b)
)。
得られたパンツ付フィンガーリード担持体に対し、前記
開口8bの側から半導体素子7を加熱。
加圧して接合すれば、半導体素子の回路用絶縁基板8へ
の実装が完了する(第3図(C))。
以上のように、この発明のパンツ付フィンガーリード担
持体の製法は、TAB法だけでなく、半導体素子の基板
への直接実装、すなわち、ハイブリッドICの製造にも
適用できる。そして、その場合には、回路用絶縁基板8
表面に、直接にフィンガーリードやバンプを形成する際
に問題となる導体エツジのピンホールの問題を解消でき
るようになるのである。
なお、これまでは、以上の実施例にもとづいてのみ、こ
の発明のバンプ付フィンガーリード担持体の悪法を説明
してきたが、この発明は上記実施例に限定されるもので
はない。
たとえば、第1図(a)〜(h)の実施例においては、
前述したようにキャリヤテープ6に開口部6bが形成さ
れていなくてもよい。また、フィンガーリード5とバン
プ3が第1図(a)〜(h)の構成で担持体が回路用絶
縁基板であるような組み合わせも考えられる。フィンガ
ーリード5とバンプ3は、第1図(al〜(h)や第2
図(a)〜(g)以外の順序、構成で積層されるようで
あってもよい。その配列も上記各実施例には限定されな
い。バンプやフィンガーリードの形成は電解メッキ以外
の方法によっても構わない。
要するに、バンプを有して半導体素子の実装に使用され
るフィンガーリードが配列担持された担持体を得るにあ
たり、前記フィンガーリードとバンプとを、あらかじめ
、前記担持体とは別の基板上で所定の配列に積層形成す
ることで作っておき、この積層物を前記担持体上に転写
、配列させるようになっているのであれば、その他の構
成は特に限定されないのである。
〔発明の効果〕
この発明のバンプ付フィンガーリードの製法は、以上の
ようであり、バンプを有して半導体素子の実装に使用さ
れるフィンガーリードが配列担持された担持体を得るに
あたり、前記フィンガーリードとバンプとを、あらかじ
め、前記担持体とは別の基板上で所定の配列に積層形成
することで作っておき、この積層物を前記担持体上に転
写、配列させるようになっているため、バンプ、フィン
ガーリードおよび半導体素子の間の位置精度を高く保つ
ことができ、かつ、高価な半導体素子を使用する必要が
ない。
【図面の簡単な説明】
第1図はこの発明の一実施例をあられす図であって、同
図(a)は基板表面にバンプに相当する凹部を形成した
状態を説明する説明図、同図(b)は凹部内にバンプを
形成した状態を説明する説明図、同図(C)はエツチン
グレジストを除去した状態を説明する説明図、同図(d
)は基板表面にメツキレシストを形成した状態を説明す
る説明図、同図(e)は基板表面にフィンガーリードを
形成した状態を説明する説明図、同図(f)はメンキレ
ジストを除去した状態を説明する説明図、同図(幻はキ
ャリヤテープを圧着する様子を説明する説明図、同図(
h)はフィンガーリードとバンプとを基板から剥離しバ
ンプ付フィンガーリードを完成した状態を説明する説明
図、第2図はこの発明の別の実施例をあられす図であっ
て、同図(a)は基板表面にメンキレジストを形成した
状態を説明する説明図、同図(b)は基板表面にフィン
ガーリードを形成した状態を説明する説明図、同図(C
1はフィンガーリードの上にさらにメツキレシストによ
り凹部を形成した状態を説明する説明図、同図(dlは
凹部内にバンプを形成した状態を説明する説明図、同図
(e)はメンキレジストを除去した状態を説明する説明
図、同図(f)はキャリヤテープを圧着する様子を説明
する説明図、同図(g)はフィンガーリードとバンプと
を基板から剥離しバンプ付フィンガーリードを完成した
状態を説明する説明図、第3図はこの発明のさらに別の
実施例をあられす図であって、同図(a)は回路用絶縁
基板を圧着する様子を説明する説明図、同図(b)はフ
ィンガーリードとバンプとを基板から剥離しバンプ付フ
ィンガーリードを完成した状態を説明する説明図、同図
(C)は半導体素子を接合した状態を説明する説明図、
第4図は従来例を説明する説明図、第5図(a)〜(C
)は従来の別の例を説明する説明図である。 1・・・基板 3・・・バンプ 5・・・フィンガーリ
ード6.8・・・担持体 7・・・半導体素子代理人 
弁理士  松 本 武 彦 第3図 (a) (b) (c) 第1図 (a) (b) (c) 〜 (e) (f) θ7り ね4 第2 (a) (b) (j−)

Claims (4)

    【特許請求の範囲】
  1. (1)バンプを有して半導体素子の実装に使用されるフ
    ィンガーリードが配列担持された担持体を得るにあたり
    、前記フィンガーリードとバンプとを、あらかじめ、前
    記担持体とは別の基板上で所定の配列に積層形成するこ
    とで作っておき、この積層物を前記担持体上に転写、配
    列させるようにすることを特徴とするバンプ付フィンガ
    ーリード担持体の製法。
  2. (2)担持体には実装される半導体素子よりも大きい開
    口部が設けられており、フィンガーリードが、バンプの
    形成された先端をこの開口部に突出させるようにして前
    記担持体上に配列される特許請求の範囲第1項記載のバ
    ンプ付フィンガーリード担持体の製法。
  3. (3)担持体が可とう性を有する長尺のキャリヤテープ
    である特許請求の範囲第1項または第2項記載のバンプ
    付フィンガーリード担持体の製法。
  4. (4)担持体が回路用絶縁基板である特許請求の範囲第
    1項または第2項記載のバンプ付フィンガーリード担持
    体の製法。
JP62126533A 1987-05-23 1987-05-23 バンプ付フィンガ−リ−ド担持体の製法 Pending JPS63291427A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62126533A JPS63291427A (ja) 1987-05-23 1987-05-23 バンプ付フィンガ−リ−ド担持体の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62126533A JPS63291427A (ja) 1987-05-23 1987-05-23 バンプ付フィンガ−リ−ド担持体の製法

Publications (1)

Publication Number Publication Date
JPS63291427A true JPS63291427A (ja) 1988-11-29

Family

ID=14937556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62126533A Pending JPS63291427A (ja) 1987-05-23 1987-05-23 バンプ付フィンガ−リ−ド担持体の製法

Country Status (1)

Country Link
JP (1) JPS63291427A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164336A (en) * 1989-09-11 1992-11-17 Nippon Steel Corporation Method of connecting tab tape to semiconductor chip, and bump sheet and bumped tape used in the method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164336A (en) * 1989-09-11 1992-11-17 Nippon Steel Corporation Method of connecting tab tape to semiconductor chip, and bump sheet and bumped tape used in the method

Similar Documents

Publication Publication Date Title
KR100272156B1 (ko) 배선기판 조립체와 그 전기적 접합부 형성방법
JP3119630B2 (ja) 半導体チップモジュール用多層回路基板およびその製造方法
TWI267965B (en) Electric circuit device and process for making same
JP2004119726A (ja) 回路装置の製造方法
JPH08148828A (ja) 薄膜多層回路基板およびその製造方法
JP3587748B2 (ja) 多層フレキシブル配線板及び多層フレキシブル配線板製造方法
JP2001036246A (ja) 配線基板およびこれを用いた多層配線基板
JPS63291427A (ja) バンプ付フィンガ−リ−ド担持体の製法
JP3016292B2 (ja) ポリイミド多層配線基板およびその製造方法
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
JPH09306949A (ja) 複合バンプへのテープ自動化結合方法
JPS63274199A (ja) 多層配線の形成方法
JPS6331138A (ja) 半導体装置の製造方法
JP4073294B2 (ja) 回路装置の製造方法
JP3147189B2 (ja) リードフレームおよびその製造方法
JPS59143352A (ja) バンプ付フイルムキヤリヤとその製造方法
JP2616588B2 (ja) ポリイミド多層配線基板およびその製造方法
JP2705263B2 (ja) Tab用テープキャリアの製造方法
JPH01112741A (ja) 集積回路の接続方法
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JP3028413B1 (ja) 電子回路装置
JPS61164247A (ja) 集積回路の自動結合用テープの製造法およびそれから作つたテープ
EP0543331A2 (en) Polyimide multilayer interconnection board and method of making the same
JPH08181449A (ja) 電子回路基板の接続電極とその製造方法
JPH1070365A (ja) 多層回路基板の製造方法