JPS63290483A - オ−トホワイトバランス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、・オートホワイトバランス装置、さらに詳し
くは、電子カメラ等のカラー撮像装置に用いられるオー
トホワイトバランス装置に関する。

［従来の技術］ 近年、銀塩フィルムカメラと同様に静止画を撮影するこ
とのできる電子スチルカメラが提案されている。電子ス
チルカメラの基本的な構成についてはビデオカメラと略
同様である。カラービデオカメラ等におけるオートホワ
イトバランス装置は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の
３原色の色光に関して、ビデオ信号系におけるカラー信
号ゲインコントロールアンプ（以下、ＯＣＡと略記する
）でカラー信号Ｒ，Ｇ、Ｂの比を１：１：１になるよう
に調整するものである。そこで、従来のオートホワイト
バランス装置では、ＯＣＡの出力をホワイトバランス検
出回路によってフィードバックして基準電圧と比較し、
その誤差をＯＣＡの利得制御用端子に導き、誤差が少な
くなる方向にＯＣＡの利得を制御していた。したがって
、このようにフィードバックループを有したオートホワ
イトバランス装置においては、入力信号のレベルが変化
しても、また温度変化等によってＯＣＡの特性が若干変
化しても、これらの変化の影響を受けない安定したレベ
ルの信号を取り出すことかできる。

［発明が解決しようとする問題点コ しかし、フィードバックループのオートホワイトバラン
ス装置では、フィードバックループ中の遅延要素のため
に、ＧＣＡの入力端子に供給される被制御信号に対して
ＯＣＡの利得制御用端子に供給される制御信号が大幅に
遅れてしまうことになるので、利得制御の応答性につい
ては悪く高速追従できないものとなっている。

一般に、連続したムービ画像を得るビデオカメラにおい
ては、利得制御のためにそれほど高速の応答性が要求さ
れないので、フィードバックループのオートホワイトバ
ランス装置は非常に有効なものとなっているが、電子ス
チルカメラにおいては、短い時間で１つの画像を得るこ
とを目的としているので、特に高速応答性が要求され、
従来装置をこのような高速応答性の要求される電子スチ
ルカメラ等に適用することはできない。

また、電子カメラにおけるオートホワイトバランス装置
は当然のことながら、できる限り簡略な構成とすること
が望まれる。

本発明は、このような点に鑑み、スチル撮影に適して高
速応答性に優れ、しかも構成をできるだけ簡単にしたオ
ートホワイトバランス装置を提供することを目的とする
。

［問題点を解決するための手段］ 本発明のオートホワイトバランス装置は、与えられた利
得制御信号のレベルに応じて複数のカラー信号のうちの
少なくとも所定のものに関する利得を制御する利得制御
手段と、上記複数のカラー信号のうちの第１のカラー信
号ないしは同信号の増幅信号を第１のタイミング信号に
より規定される期間中積分してホールドする第１の形式
たる反転型あるいは非反転型の積分ホールド回路と、上
記複数のカラー信号のうち上記第１のカラー信号以外の
信号ないしは同信号の増幅信号を上記第１のタイミング
信号により規定される期間中積分してホールドする第２
の形式たる非反転型あるいは反転型の積分ホールド回路
と、上記第１の形式の積分ホールド回路の出力または所
定の基準レベル信号を選択的に自己の基準人力とすると
ともに漸次変化するディジタルデータを得るディジタル
データ発生手段の出力をアナログ信号に変換して出力す
る電流加算型のＤ／Ａコンバータを含んでなり、このＤ
／Ａコンバータの基準入力として上記第１の形式の積分
ホールド回路の出力が選択されている期間中に上記第２
の形式の積分ホールド回路の出力レベルと上記Ｄ／Ａコ
ンバータの出力レベルとの一致を検出し、この検出時点
で上記ディジタルデータ発生手段をラッチするとともに
上記Ｄ／Ａコンバータの基準入力を上記基準レベル信号
に切換えてこのＤ／Ａコンバータ出力として上記第１の
形式の積分ホールド回路と上記第２の形式の積分ホール
ド回路との各出力の比に対応する値が維持された出力を
得る演算保持手段と、この演算保持手段の出力を上記第
１のタイミング信号により規定される期間以降の第２の
タイミング信号により規定されるタイミングで上記利得
制御手段に利得制御信号として供給する手段と、上記第
１のタイミング信号および第２のタイミング信号を生成
するタイミング制御手段とを具備してなる。

［作　用］ 第１のカラー信号と第１のカラー信号以外の信号か第１
のタイミング信号により規定される期間中それぞれ第１
の形式と第２の形式の積分ホールド回路により積分して
ホールドされると、この第１の形式の積分ホールド回路
の出力と第２の形式の積分ホールド回路の出力との比に
対応した演算出力が演算保持手段により得られ、この演
算出力か第２のタイミング信号により規定される時点で
利得制御信号として利得制御手段に供給される。

［実　施　例］ 第１図は、本発明の一実施例を示すオートホワイトバラ
ンス装置のブロック図である。

この第１図に示したオートホワイトバランス装置は、ス
チル撮影およびムービ撮影が可能な電子カメラに適用さ
れている。このオートホワイトバランス装置のホワイト
バランス制御のための測光用センサとして、この電子カ
メラの図示しない撮像索子が兼用されている。この撮像
素子よりライン１を通じて映像プロセス回路３に線順次
でカラービデオ信号のＲ信号とＢ信号が交互に伝送され
、ライン２を通じてＧ信号が伝送される。映像プロセス
回路３内ではオートホワイトバランス調整のために上記
線順次のライン１にＯＣＡ４が挿入されている。このＯ
ＣＡは後出の制御ライン４８から送られる２系統の制御
信号によりそれぞれ独ケにコントロールされる２つのＯ
ＣＡを含んでなり、それによってＲ信号とＢ信号のゲイ
ンがそれぞれ設定されるようになっていて、このＯＣＡ
４の出力ライン５のＲ，Ｂのカラー信号とライン２のＧ
のカラー信号は映像信号として次段の回路に送られると
同時にＯＣＡ４の利得制御のための制御情報として用い
られる。つまり、このオートホワイトバランス装置でＯ
ＣＡ４の利得制御が行なわれることにより、Ｒ，Ｂ、Ｃ
；のカラー信号レベルが１＝１：１となる。

上記Ｇ信・号のライン２にはバッファ回路８が接続され
、ＯＣＡ４の出力側のＲ／Ｂ信号のライン５にはバッフ
ァ回路９が接続されている。バッファ回路８の出力端子
はハイレベルカット回路１０のスイッチ１１に接続され
、バッファ回路９の出力端子はハイレベルカット回路１
０のスイッチ１２に接続されている。ハイレベルカット
回路１０は、Ｇ、Ｒ／Ｂ信号のレベルが略飽和レベルに
まで達したときこれらのカラービデオ信号の伝達をカッ
トする回路で、上記スイッチ１１，１２．可変抵抗１３
およびコンパレータ１４からなる。つまり、撮像索子の
ダイナミックレンジには限界があるので、撮像素子が高
輝度像を受光したとき、カラービデオ信号の高輝度成分
が飽和してしまうが、この飽和したレベルの信号が後述
する積分回路により積分されるのを防ぐために、ハイレ
ベルカット回路１０が用いられている。このハイレベル
カット回路１０では、バッファ回路８の出力、すなわち
Ｇ信号のレベルを可変抵抗１３で設定した基準レベルと
比較し、Ｇ信号のレベルが基準レベルを超えたときコン
パレータ１４の出力によりスイッチ１１．１２をオン状
態からオフ状態にして、バッファ回路８．９の出力を後
段に送るのを断つようにしている。Ｇ信号のレベルを検
出することによってスイッチ１１．１２を制御している
のは、通常の光分布の高輝度被写体を撮像した場合にお
いて、撮像素子の出力のＲ，Ｂ、　Ｇのカラービデオ信
号が一様に飽和レベルに達するのではなく、多くの場合
まず、Ｇ信号の成分が飽和レベルに達するからである。

スイッチ１１の出力端子はフィールド積分保持回路１６
に接続され、スイッチ１２の出力端子はＲ／Ｂ信号分離
回路１５を介してフィールド積分保持回路１７．１８に
接続されている。フィールド積分保持回路１６はＧ信号
を１フイールドの有効走査期間に亘って積分してこれを
保持するものであり、フィールド積分保持回路１７．１
８は、Ｒ／Ｂ信号分離回路１５で分離されたＲ信号、Ｂ
信号をそれぞれ同じく１フイールドの期間に亘って積分
し保持する。フィールド積分保持回路１６．１７および
１８はその後段の除算兼ディジタルサンプルホールド回
路２ｏに接続される。除算兼ディジタルサンプルホール
ド回路２０は、Ｒ，Ｂの各カラー信号に関するフィール
ド積分保持回路１７．１８の各出力を、垂直ブランキン
グ期間において取り込んで、Ｇのカラー信号に関するフ
ィールド積分保持回路１６の出力で除算し、それぞれの
比率Ｒ／Ｇ、Ｂ／Ｇを求めてホールドする回路である。

この除算兼ディジタルサンプルホールド回路２０には、
デュアルタイプの電流加算型Ｄ／Ａコンバータ２１が設
けられている。このＤ／Ａコンバータ２１内の２つのＤ
／Ａ変換部２２．２３はこのＤ／Ａコンベータ２１に接
続された自走式のカウンタ２４のカウント値をそれぞれ
アナログ値に変換する。Ｄ／Ａ変換部２２はＲ信号に係
るものであり、Ｄ／Ａ変換部２３はＢ信号にに係るもの
である。Ｄ／Ａコンバータ２１の基準入力端子ｒｅｆに
は切換信号Ｓ１によってフィールド積分保持回路１６の
出力と、基準電圧発生回路２６の基準電圧Ｖ　ｒｅｆ’
とを切り換えるための切換スイッチ２５が接続されてい
る。

除算兼ディジタルサンプルホールド回路２０のラッチ入
力端子１ａｔｃｈには、コンパレータ２７の出力端子が
接続されている。コンパレータ２７の内入力端子には切
換信号Ｓ２によって切り変えられる切換スイッチ２８．
２９が接続されている。

切換スイッチ２８はフィールド積分保持回路１７と１８
の出力を切り変えてコンパレータ２７の一方の入力端子
に入力させるものであり、切換スイッチ２９はＤ／Ａ変
換部２２と２３の出力を切り変えてコンパレータ２７の
他方の入力端子に入力させるものである。また、切換信
号Ｓ２が印加されるＤ／Ａコンバータ２１の入力選択端
子ｓｅｌは、自走式カウンタ２４からのディジタル入力
およびラッチ入力端子１ａｔｃｈより入力されるコンパ
レータ２７の出力であるラッチ信号を切換信号Ｓ２に同
期してそれぞれＲ信号系、Ｂ信号系に対応するＤ／Ａ変
換部２２．２３に振分けるためものである。なお、選択
されていない方のＤ／Ａ変換部については、その出力は
選択されていたときの最後の状態にホールドされる。

除算兼ディジタルサンプルホールド回路２ｏの出力段と
しては、オーブン制御出力回路３０と、フィードバック
制御出力回路３４とが設けられている。

オープン制御出力回路３０はスチル撮影時において用い
られる回路で、上記Ｄ／Ａ変換部２２゜２３の出力をそ
れぞれ増幅する反転増幅器３１゜３２と、この反転増幅
ａＨ３１，３２の出力を出力選択回路４６に送る出力ラ
イン３３からなる。

フィードバック制御出力回路３４は、ムービ撮・影時に
おいて用いられる回路で、上記Ｄ／Ａ変換部２２．２３
の出力をそれぞれ可変抵抗３５．３６の基準電圧Ｖ　ｒ
ｅｆ’ｌ、　Ｖ　ｒｅｒ２と比較する差動増幅器３７．
３８と、系の安定性のために差動増幅器３７．３８の出
力側に接続されたローパスフィルタ（以下、ＬＰＦと略
記する）３９．４０と、このＬＰＦ３９，４０の出力を
出力選択回路４６に送る出力ライン４１とからなる。

マタ、ＧＣＡ４のゲインを既知の値にプリセットするた
めのプリセット出力回路４２が設けられていて、同プリ
セット出力回路４２は基準電圧Ｖｒｅｆ３．　　Ｖｒｅ
ｆ４　（ストロボ光に適したプリセットでは基準電圧Ｖ
ｒｅｆ’３’　、　Ｖｒｅｒ４’　）を設定してＲｌＢ
のカラー信号ゲインを調整するための可変抵抗４３．４
４と、この可変抵抗４３．４４により設定された基準電
圧Ｖｒｅｒ３．　Ｖｒｅｆ’４　（Ｖｒｅｒ３’　。

Ｖｒｅｆ’４’　）のレベルを出力選択回路４６に送る
出力ライン４５からなる。

出力選択回路４６には選択スイッチ４７が設けられてい
て、同スイッチ４７の接点端子４７ａ。

４７ｂ、４７ｃにそれぞれ上記出力ライン４５゜３３．
４１が接続され、切換信号ｓ３によって切り換えられて
接点端子４７ａ、４７ｂ、４７ｃのいずれかに接続する
接点端子４７ｄは制御ライン４８によりＧＣＡ４の利得
制御用端子に接続されている。切換信号Ｓ　ｌ、　Ｓ　
２．　Ｓ　３はタイミングｊａｌ　：Ｌｑ回路４９によ
り発生される。

なお、上記出力ライン３３，４１，４５．出力選択回路
４６およびこれを構成する選択スイッチ４７　（４７ａ
、４７ｂ、４７ｃ、４７ｄ）、制御ライン４８は２系統
並列（独立）の系であって、第１図ではそれを簡略化し
た状態で示している。

ここで、上記オートホワイトバランス装置が適用されて
いる電子カメラのシステム全体の概略構成を第２図によ
って説明すると、上記オートホワイトバランス装置５０
および露出制御装置５１はマイクロコンピュータを含ん
でなるシステムコントローラ５２との間の信号の授受に
よって制御される。システムコントローラ５２は上記切
換信号Ｓｔ、Ｓ２，３３等を発生するタイミング制御回
路４９の機能およびＡｌ１１光情報処理機能等を有して
いる。露出制御装置５１はストロボ、絞り、シャッター
等の各制御回路を有して構成されている。

システムコントローラ５２の入力端子にはストロボ選択
スイッチ５３．スチル／ムービ選択スイッチ５４および
測光用センサ５５が接続されている。例えば、ストロボ
の使用時でストロボ選択スイッチ５３がオンになり、ス
トロボ不使用時でプルアップ抵抗５６により“Ｈ”にな
っていた入力端子がこのとき′″Ｌ”になる。また、ス
チル／ムービ選択スイッチ５４は、例えば、スチル撮影
時にオフで、プルアップ抵抗５７によりシステムコント
ローラ５２の入力端子を“Ｈ“にし、ムービ撮影時にオ
ンして入力端子を“Ｌ″にする。さらに、この実施例で
は、露出制御のための測光用センサ５５としては、撮像
素子と独立してカメラの適宜位置に配設した周知のセン
サとしているが、勿論、撮像素子を露出制御のためのａ
−１光用センサ５５と兼用するものであってもよい。

次に、上記オートホワイトバランス装置の動作を説明す
る。ライン１，２には撮像素子の出力に基づく利得制御
すべき画像信号が供給される。この画像信号は第３図に
示すように、フィールド期間ｆｌ、ｆ２．ｆ３・・・の
各信号間に垂直ブランキング期間Ｂｌ、Ｂ２．Ｂ３・・
・を有してなる。

まず、スチル撮影の場合について説明する。スチル撮影
の場合には、出力選択回路４６の選択スイッチ４７の出
力用接点端子４７ｄは、始めプリセット側接点端子４７
ａに接続されている。したがって、プリセット出力回路
４２の出力ライン４５が制御う・イン４８に接続され、
可変抵抗４３゜４４でプリセットされた電圧Ｖ　ｒｅｒ
３．　　Ｖ　ｒｅｒ４がＧＣＡ４の利得制御用端子に入
力される。これにより、ＧＣＡ４はスチル撮影における
ホワイトバランスのための基準の利得に制御されている
。この後、シャッター釦を押すと、最初の１フイールド
の期間ｆｌ内でシャッターが開いてホワイトバランスの
ための露光が行なわれる。露光が終了すると、次のフィ
ールド期間ｆ２で露光量に応じたビデオ信号が撮像素子
より読み出されるので、ライン１にＲ，Ｂ信号が人力さ
れ、ライン２にＧ信号が人力される。この読み出しのフ
ィールド期間ｆ２では、ＧＣＡ４の利得制御信号として
上記プリセント出力回路４２でプリセントされた基準値
か与えられる。そして、この、涜み出しのフィールド期
間ｆ２のビデオ信号は、この後のフィールド期間ｆ３で
行なわれる実際のホワイトバランス制御のために、ライ
ン２，５よりバッファ回路８゜９に入力される。バッフ
ァ回路８を通過したＧ信号はハ・インベルカット回路１
０のスイッチ１１を経てフィールド積分保持回路１６に
入力され、また、バッファ回路９を通過したＲ、Ｂ信号
はハイレベルカット回路１０のスイッチ１２を経た後Ｒ
／Ｂ信号分離回路１５で分離されて、それぞれフィール
ド積分保持回路１７．１８に人力される。

フィールド積分保持回路１６．１７．１８は、それぞれ
Ｇ、Ｒ，Ｂ信号を撮像索子からの電荷読み出しの１フイ
一ルド期間ｆ２に亘って積分するが、被写体光が非常に
強く、撮像素子のダイナミックレンジの上限に相当する
飽和レベルまでＧ信号レベルが上がった場合には、この
高輝度部分の範囲がハイレベルカット回路１０によりカ
ットされて有効成分のみが積分される。１フイ一ルド期
間に亘って積分されたＧ、Ｒ，Ｂ信号はそのフィールド
期間ｆ２の終了時にレベル保持されて除算兼ディジタル
サンプルホールド回路２０に人力される。

そして、上記フィールド期間ｆ２に続く垂直ブランキン
グ期間Ｂ２で除算兼ディジタルサンプルホールド回路２
０が作動する。始め切換信号Ｓ１により切換スイッチ２
５は図示のようにフィールド積分保持回路・１６の出力
側に切り換えられていて、１フイ一ルド期間に亘って積
分されたＧ信号はＤ／Ａコンバータ２１の、２！準入力
端子ｒｅｆに入力される。また、切換スイッチ２８．２
９は切換信号Ｓ２に同期して交互にＲ，Ｂ信号のいずれ
かの側に切り換えられる。すなわち、図示の状態で切換
信号Ｓ２によりＲ信号側が選択されていて、フィールド
積分保持回路１７の出力とＤ／Ａ変換部２２の出力とが
コンパレータ２７により比較される。Ｄ／Ａ変換部２２
は入力選択端子ｓｅｌに人力される切換信号Ｓ２によっ
て自走式カウンタ２４の出力をＤ／Ａ変換し始めると、
このＤ／Ａ変換部２２の出力は切換スイッチ２９を通じ
てコンパレータ２７に導かれてフィールド積分保持回路
１７の出力と比較される。そして、Ｄ／Ａ変換部２２の
出力レベルがフィールド積分保持回路１７の出力レベル
に一致したとき、コンパレータ２７の出力がラッチ入力
端子１ａｔｃｈに送られ、Ｄ／Ａ変換部２２のアナログ
値がラッチされる。このときのＤ／Ａ変換部２２のアナ
ログ値は、フィールド積分保持回路１７の出力信号Ｒに
等しい。

Ｄ／Ａ変換部２２によるＤ／Ａ変換が終わると、このあ
と引き続き同じ垂直ブランキング期間Ｂ２の後半で、切
換信号Ｓ２によりＢ信号側が選択され、フィールド積分
保持回路１８の出力とＤ／Ａ変換部２３の出力とがコン
パレータ２７により比較され、コンパレータ２７の両人
力が一致したときにＤ／Ａ変換部２３のアナログ値がラ
ッチされる。このときのＤ／Ａ変換部２３のアナログ値
は、フィールド積分保持回路１８の出力信号Ｂに等しい
。両り／Ａ変換部２２．２３によるＤ／Ａ変換が終了す
ると、この垂直ブランキング期間Ｂ２の終了時点で切換
信号Ｓｌにより切換スイッチ２５が基準電圧発生回路２
６の出力側に切り換えられ、基準電圧Ｖ　ｒｅｒがＤ／
Ａコンバータ２１の基準入力端子ｒｅｆに入力される。

すると、Ｄ／Ａ変換部２２．２３のアナログ値Ｒ，Ｂに
、それぞれ切り換えられた基準入力電圧の比Ｖｒｃ４／
Ｇが係数として乗算されるので、Ｄ／Ａ変換部２２の出
力はＶｒｅｌ’　ＸＲ／Ｇに保持され、Ｄ／Ａ変換部２
３の出力はＶｒｄｆ’ｘＢ／Ｇに保持される。

そして、上記垂直ブランキング期間Ｂ２が終了し、次の
フィールド期間ｆ３が立ち上がると、このフィールド期
間ｆ３の立上り時点で、出力選択回路４６の選択スイッ
チ４７の出力用接点端子４７ｄがオープン制御用接点端
子４７ｂに接続を切り換えるので、上記Ｄ／Ａ変換部２
２．２３の出力は、オープン制御出力回路３０の反転増
幅器３１．３２によりそれぞれ増幅され、出力ライン３
３から制御ライン４８を通ってＧＣＡ４の利得制御端子
に入力される。したがって上記フィールド期間ｆ３以後
は、第１のフィールド期間ｆｌ内で撮影したスチル画像
に最適のホワイトバランスの得られる利得制御がＧＣＡ
４においてなされることになる。

なお、スチル撮影においてストロボが用いられる場合に
は、ストロボ光はデーライトと異なり分光特性が定まっ
ているので、上記のようなオープン制御は不必要である
。したがって、この場合、切換信号Ｓ３により切換スイ
ッチ４７の出力用接点端子４７ｄはプリセット用接点端
子４７ａに接続される。そして、この場合には、出力用
接点端子４７ｄは途中でオープン制御用接点端子４７ｂ
に接続を切り換えることな（、プリセット用接点端子４
７ａに接続されたままで、ストロボ光による露光が行な
われ、撮像素子より取出されたデータがＧＣＡ４に入力
されると、プリセット出力回路４２の可変抵抗４３．４
４で設定されているストロボ光に適した基準電圧Ｖｒｅ
［’３’　、　　Ｖｒｅ［’４’がＧＣＡ４の利得制御
端子に与えられストロボに適したホワイトバランス制御
がなされる。したがって、このオートホワイトバランス
装置では、上記プリセット出力回路４２はオープンルー
プ制御用の基準値を与えるためのプリセット回路とスト
ロボ用プリセット回路とを兼用し、簡便な構成になって
いる。なお、ストロボ時の「プリセットモード」は、い
わゆるオートプリセットも含むものとする。

また、上記プリセット出力回路４２を設ける代わりに、
自走式カウンタ２４のプリセット機能を用い、Ｄ／Ａコ
ンバータ２１によりプリセット信号を発生させ・るよう
にすることもできる。

ところで、上記スチル撮影時に用いられるオープン制御
に関してのみいえば、ホワイトバランス制御のためのデ
ータを、ＧＣＡ４の入力側から取出すようにしてもよく
、その場合はホワイトバランス情報を取り込むためのＧ
ＣＡ４の基準値制御（フィールド期間ｆ２の間、出力選
択回路４６を端子４７ａに接続）が不要になるが、この
オートホワイトバランス装置では、次に述べるムービ撮
影時のフィードバック制御と兼用する便宜上から、ＧＣ
Ａ４の出力側からデータを取出すようにしている。

次にムービ撮影の場合を説明する。ムービ撮影の場合に
は、出力選択回路４６の選択スイッチ４７の接点端子４
７ｄは、接点端子４７ｃに接続されるので、フィードバ
ック制御出力回路３４の出力ライン４１が制御ライン４
８に接続される。

この場合、ホワイトバランス制御のためにライン２から
取出されたＧ信号のデータとＧＣＡ４の出力側のライン
５から取出されたＲ、Ｂ信号のデータは、上記スチル撮
影の場合と同様に、それぞれバッファ回路８．９を通り
、ハイレベルカット回路１０で高輝度レベルを除去され
、Ｒ，Ｂ信号についてはＲ／Ｂ信号分離回路１５で分離
された後、フィールド積分保持回路１６，１７．１８に
より各Ｇ、　Ｒ，Ｂの各信号が１フイ一ルド期間積分さ
れて除算兼ディジタルサンプルホールド回路２０に導か
れ、この除算兼ディジタルサンプルホールド回路２０で
前述した除算動作が垂直ブランキング期間中に行なわれ
て、Ｄ／Ａ変換部２２．２３より（ＶｒｅｒｘＲ／Ｇ）
、（ＶｒｅｒＸＢ／Ｇ）が出力される。このＤ／Ａ変換
部２２．２３の出力（ＶｒｅｒＸＲ／Ｇ）、　　（Ｖｒ
ｃｆ’　ＸＢ／Ｇ）は、フィードバック制御出力回路３
４の差動増幅器３７゜３８に入力されて、それぞれ可変
抵抗３５．３６の基準電圧Ｖ　ｒｅｒｌ、　Ｖ　ｒｅｆ
２と比較され、差動増幅器３７．３８の比較出力はＬＰ
Ｆ３９．４０を通過し、出力ライン４１から制御ライン
４８を通ってＧＣＡ４の利得制御端子に人力される。ム
ービ撮影の場合には、連続してビデオ信号を影像プロセ
ス回路３よ、り出力するものであるため、ＧＣＡ４にお
いてＲ，Ｂ信号のプリセットはなされないノテ、Ｄ／Ａ
変換部２２．２３の出力（Ｖｒｅｌ’ＸＲ／Ｇ）、　　
（Ｖｒｅｌ’　ＸＢ／Ｇ）は、初めの読み出しフィール
ド期間で適正な値になっていないが、このＤ／Ａ変換出
力（ＶｒｅｒＸＲ／Ｇ）　。

（ＶｒｅｒＸＢ／Ｇ）と、上記基準電圧ｖ　ｒｅｒｉ。

Ｖｒｅｆ２との比較がなされてフィードバック制御が行
なわれることにより、Ｖ　ｒｃｒｌ＝　Ｖ　ｒｅｆ２＝
　Ｖ　ｒｅｆとなるよう調節しておけばＲ／Ｇ−１，Ｂ
／Ｇ−１になる。

第１図においては、出力選択回路４６は２系統並列の選
択スイッチ４７が切換信号Ｓ３の指令により切換え動作
するものとして説明したが、具体的には、出力選択回路
４６としてアナログマルチプレクサＩＣを用い、例えば
、“標準ロジックＩＣ４０５３”を適用することができ
る。この場合、並列な２系統のうちの１系統について説
明すれば、その回路図は第４図に示す構成となっていて
、システムコントローラ５２より発せられ、アナログス
イッチ５８．５９のそれぞれのゲート端子に与えられて
いる切換信号３３ａ、　　Ｓ　３ｂがいずれも“Ｈ”の
ときには、アナログスイッチ５８．５９は図示のように
いずれも一方の接点端子に接続された状態にあり、上記
フィードバック制御用接点端子４７ｃの信号が出力用接
点端子４７ｄに導かれる。

また、切換信号Ｓ３ａが“Ｌ″で切換信号Ｓ３ｂが“Ｈ
”のときには、アナログスイッチ５８のみが図示とは反
対側の他方の接点端子に接続される状態になるので、上
記オープン制御用接点端子４７ｂの信号が出力用接点端
子４７ｄに導かれる。さらに、切換信号Ｓ３ａについて
は“Ｌ”でも“Ｈ”でもよいが、切換信号Ｓ３ｂが“Ｌ
″のときには、アナログスイッチ５９が図示とは反対側
の他方の接点端子に接続される状態になるので、上記プ
リセット用接点端子４７ａの信号が出力用接点端子４７
ｄに導かれる。

ところで、上記オートホワイトバランス装置において、
Ｄ／Ａコンバータ２１として原理的に精度を出しやすい
電流加算型のものが用いられているが、電流加算型Ｄ／
Ａコンバータ２１を用いた場合、出力段に含まれる電流
−電圧変換器の特性のためにその出力電圧は基準入力電
圧に対して反転してしまうという問題がある。したがっ
て、通常は、反転増幅器を設けることによってこれに対
処している。しかし、電子カメラのスペース上の理由か
らも回路が腹雑になることを避けるために、ここでは、
その前段に設けられているフィールド積分保持回路１６
．１７．１８の構成を考慮することでこの問題を解決し
ている。つまり、フィールド積分保持回路１６に反転型
のものを用い、フィールド積分保持回路１７．１８に非
反転型のものを用いている。あるいは、フィールド積分
保持回路１６に反転型のものを用いた場合には、フィー
ルド積分保持回路１７．１８に非反転型のものを用いて
もよい。

そこで、次に上記フィールド積分保持回路１６゜１７．
１８の具体的な回路構成について述べると、例えば、Ｇ
信号に関するフィールド積分保持回路１６は第５図に示
すような反転型の構成とされ、Ｒ，Ｂ信号に関するフィ
ールド積分保持回路１７゜１８については第６図に示す
ような非反転型の構成とされる。

第５図において、フィールド積分保持回路１６は、ホー
ルドスイッチ６１．抵抗６２，６３．オペアンプ６４．
積分コンデンサ６５およびリセットスイッチ６６によっ
て構成される。入力端子と接地間に接続されたホールド
スイッチ６１か開いているときは、入力端子の信号Ｖｉ
ｎはオペアンプ６４の反転入力端子に抵抗６２を通じて
入力される。オペアンプ６４の反転入力端子と出力端子
間には、積分コンデンサ６５とリセットスイッチ６６の
並列回路が接続されているので、リセットスイッチ６６
が開いているときオペアンプ６４の反転入力端子に人力
される信号電荷が積分コンデンサ６５に蓄積され、オペ
アンプ６４の出力端子に積分電圧Ｖｏｕｔが出力される
。このような回路構成は一般に積分回路としては周知の
もので、積なお、この（１）式において、Ｒは抵抗６２
の抵抗値、Ｃは積分コンデンサ６５の容量である。積分
開始時点ｔ１はリセットスイッチ６６がリセット信号Ｒ
ｓにより短時間開じてリセットされるタイミングｔＲに
等しく、積分終了時点ｔ２はホールドスイッチ６１がホ
ールド信号Ｈｄにより閉じてホールドされるタイミング
ｔ１１に等しい。

このようなフィールド積分保持回路１６に対して、フィ
ールド積分保持回路１７．１８は、第６図に示すように
、ホールドスイッチ７１．抵抗７２゜７３、オペアンプ
７４．積分コンデンサ７５およびリセットスイッチ７６
によって略同様に構成されているが、オペアンプ７４の
反転入力端子に一端が接続した抵抗値Ｒの抵抗７２の他
端は接地され、オペアンプ７４の非反転入力端子に一端
が接続した抵抗７３の他端は信号Ｖｉｎが印加される入
力端子に接続され、かつホールドスイッチ７１を介して
接地された構成となっている点が異なる。

このように人力信号Ｖｉｎがオペアンプ７４の非反転入
力端子に入力される構成の、非反転型の積分回路は、一
般には積分回路として用いられていない。すなわち、こ
の第６図に示した積分回路によって得られる積分電圧Ｖ
Ｏｕｔ’　は次式（２）のようつまり、この（２）式か
ら明らかなように、積分動作中、常時、入力信号Ｖｉｎ
がバイアスとして加えられたものが積分電圧Ｖｏｕｔ’
　となっているので、非反転型の積分回路として用いる
には、バイアスとして加算されている人力信号Ｖｉｎを
除去してやらなければ、時間の経過とともに変化する積
分電圧を正しく得ることはできない。

しかし、このオートホワイトバランス装置では、フィー
ルド積分保持回路１７．１８として用いられていて、上
記（２）式に示した積分動作中の積分電圧ＶＯｕｊ’　
については問題にしていない。積分終了時にホールドス
イッチ７１がホールド信号Ｈｄによりｔ２−ｔｌｌのタ
イミングで閉じると、この時点で入力端子か接地され、
上記入力信号Ｖｉｎは接地レベルになるので、このホー
ルドされたタイミングｔＨにおいて、上記（２）式の積
分電圧Ｖｏｕｔ’　は、 となる。

このように、１フイ一ルド明間の積分が終了して保持さ
れた時点での積分電圧が上記（１）式で表わされる第５
図に示した反転型の回路を、フィールド積分保持回路１
６として用い、積分電圧が１−記（２）式で表わされる
第６図に示した非反転型の回路を、フィールド積分保持
回路１７．１８として用いることにより、除算兼ディジ
タルサンプルホールド回路２０内の電流加算型Ｄ／Ａコ
ンバータ２１との組合せの構成が簡単になる。

第７図にハイレベルカット回路１０の変形例を示す。上
記第１図に示した実施例装置の回路は、線順次式を採用
しているものであるが、この第７図においては、撮像素
子からのＧ、Ｒ，Ｂ信号を独立したラインに読み出して
いる。このノ＼イレベルカット回路８０では、読み出さ
れたＧ、Ｒ，Ｂの各信号を可変抵抗８１の基準レベルと
それぞれコンパレータ８２Ｇ、８２Ｒ，８２Ｂで比較し
ている。可変抵抗８１の基準レベルは、撮像素子の飽和
レベル以下に設定されているので、平生は、コンパレー
タ８２Ｇ、８２Ｒ，８２Ｂのすべての出力は、“Ｌ“に
なっている。このため、Ｇ、　Ｒ。

Ｂ信号の独立したラインに挿入されたスイッチ８５Ｇ、
８５Ｒ，８５Ｂの各ゲートを制御している３人力のオア
ゲート８４の出力は“Ｌ”で、スイッチ８５Ｇ、８５Ｒ
，８５Ｂはいずれも閉じている。

撮像素子によって非常に高輝度の被写体像が撮像された
場合、Ｇ、Ｒ，Ｂ信号のうち、いずれかのカラー信号が
、可変抵抗８１の基準レベルを超えると、コンパレータ
８２Ｇ、８２Ｒ，８２Ｂのうちの上記カラー信号に対応
したコンパレータの出力が“Ｈ”となり、オアゲート８
４の出力も“Ｈ”となってすべてのスイッチ８５Ｇ、８
５Ｒ。

８５Ｂが開き、Ｇ、Ｒ，Ｂのカラー信号が後段のフィー
ルド積分保持回路に伝達されるのをカットする。

前述したように、撮像素子で通常のカラー分布の被写体
を撮影する限りでは、Ｇ、Ｒ，Ｂのカラー信号のうち、
Ｇ信号が最も早い時点で飽和レベルに達するので、上記
第７図に示したＧ、　Ｒ，Ｂ信号の独立した続出しライ
ンの構成のものに、第１図に示した回路構成を適用させ
ると、第８図に示すハイレベルカット回路９０が構成さ
れる。したがって、このハイレベルカット回路９０は、
上記ハイレベルカット回路８０におけるコンパレータ８
２Ｇ、８２Ｒ，８２Ｂおよびオアゲート８４を１つのコ
ンパレータ８２に置き換えただけの簡単な構成のものと
なっている。

上述したオートホワイトバランス装置は、その主たる構
成をまとめると、与えられた利得制御信号のレベルに応
じて複数のカラー信号のうちの少なくとも所定のものに
関する利得を制御する利得制御手段（ＧＣＡ４）と、上
記複数のカラー信号のうちの第１のカラー信号ないしは
同信号の増幅信号を第１のタイミング信号により規定さ
れる期間中積分してホールドする第１の形式たる反転型
あるいは非反転型の積分ホールド回路（フィールド積分
保持回路１６）と、上記複数のカラー信号のうち上記第
１のカラー信号以外の信号ないしは同信号の増幅信号を
上記第１のタイミング信号により規定される期間中積分
してホールドする第２の形式たる非反転型あるいは反転
型の積分ホールド回路（フィールド積分保持回路１７．
１８）と、上記第１の形式の積分ホールド回路の出力ま
たは所定の基準レベル信号を選択的に自己の基準入力と
するとともに漸次変化するディジタルデータを得るディ
ジタルデータ発生手段の出力をアナログ信号に変換して
出力する電流加算型のＤ／Ａコンバータを含んでなり、
このＤ／Ａコンバータの基準入力として上記第１の形式
の積分ホールド回路の出力が選択されている期間中に上
記第２の形式の積分ホールド回路の出力レベルと上記Ｄ
／Ａコンバータの出力レベルとの一致を検出し、この検
出時点て上記ディジタルデータ発生手段をラッチすると
ともに上記Ｄ／Ａコンバータの基準人力を上記基準レベ
ル信号に切換えてこのＤ／Ａコンバータ出力として上記
第１の形式の積分ホールド回路と上記第２の形式の積分
ホールド回路との各出力の比に対応する値が維持された
出力を得る演算保持手段（Ｄ／Ａコンバータ２１．自走
式カウンタ２４．コンパレータ２７等）と、・この演算
保持手段の出力を上記第１のタイミング信号により規定
される期間以降の第２のタイミング信号により規定され
るタイミングで上記利得制御手段に利得制御信号として
供給する手段（オープン制御出力回路３０．出力選択回
路４６等）と、上記第１のタイミング信号を生成するタ
イミング制御手段（タイミング制御回路、システムコン
トローラ５２等）とから構成されている。

［発明の効果コ 以上述べたように、本発明によれば、オープンループ制
御であり高速応答ができる。また、高精度で信頼性の高
い電流加算型のＤ／Ａコンバータにより一旦算出された
利得制御信号の値を高粘度で維持しうるため、画像信号
の記録等利得制御回路の利得が設定された後における情
報処理の期間中、適正なホワイトバランス値が確実に保
たれる。

また、入出力の極性の関係の異なる第１の形式の積分ホ
ールド回路と第２の形式の積分ホールト回路とを組合せ
て用いているので、電流加算型Ｄ／Ａコンバータに対し
て通常必要とされる出力反転回路（インバータ）が不要
になり構成の簡略化を図ることができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すオートホワイトバラ
ンス装置のブロック回路図、 第２図は、上記オートホワイトバランス装置か適用され
ている電子カメラのシステム全体のブロック構成図、 第３図は、上記オートホワイトバランス装置に供給され
るカラー信号の波形図、 第４図は、上記第１図中の出力選択回路の具体的な一例
を示す電気回路図、 第５，６図は、上記第１図中の異なる２種のフィードバ
ック積分保持回路の具体的な構成を示した電気回路図、 第７，８図は、上記第１図中のハイレベルカット回路の
各変形例を示した電気回路図である。 ４・・・・・・・・・ＧＣＡ　（利得制御手段）１６・
・・・・・フィールド積分保持回路（第１または第２の
形式の積分ホールド回路） １７．１８・・・フィールド積分保持回路（第２または
第１の形式の積分ホールド回路） ２１・・・・・・Ｄ／Ａコンバータ（演算保持手段）２
４・・・・・・自走式カウンタ（演算保持手段）３０・
・・・・・オープン制御出力回路（利得制御信号供給手
段） ４６・・・・・・出力選択回路（利得制御信号供給手段
）４９・・・・・・タイミング制御回路 （タイミング制御手段） ５２・・・・・・システムコントローラ（タイミング制
御手段） ｆｉ−）２同 一も３囲 、：６４０

Claims (1)

1. 【特許請求の範囲】 与えられた利得制御信号のレベルに応じて複数のカラー
   信号のうちの少なくとも所定のものに関する利得を制御
   する利得制御手段と、 上記複数のカラー信号のうちの第１のカラー信号ないし
   は同信号の増幅信号を第１のタイミング信号により規定
   される期間中積分してホールドする第１の形式たる反転
   型あるいは非反転型の積分ホールド回路と、 上記複数のカラー信号のうち上記第１のカラー信号以外
   の信号ないしは同信号の増幅信号を上記第１のタイミン
   グ信号により規定される期間中積分してホールドする第
   ２の形式たる非反転型あるいは反転型の積分ホールド回
   路と、 上記第１の形式の積分ホールド回路の出力または所定の
   基準レベル信号を選択的に自己の基準入力とするととも
   に漸次変化するディジタルデータを得るディジタルデー
   タ発生手段の出力をアナログ信号に変換して出力する電
   流加算型のＤ／Ａコンバータを含んでなり、このＤ／Ａ
   コンバータの基準入力として上記第１の形式の積分ホー
   ルド回路の出力が選択されている期間中に上記第２の形
   式の積分ホールド回路の出力レベルと上記Ｄ／Ａコンバ
   ータの出力レベルとの一致を検出し、この検出時点で上
   記ディジタルデータ発生手段をラッチするとともに上記
   Ｄ／Ａコンバータの基準入力を上記基準レベル信号に切
   換えてこのＤ／Ａコンバータ出力として上記第１の形式
   の積分ホールド回路と上記第２の形式の積分ホールド回
   路との各出力の比に対応する値が維持された出力を得る
   演算保持手段と、 この演算保持手段の出力を上記第１のタイミング信号に
   より規定される期間以降の第２のタイミング信号により
   規定されるタイミングで上記利得制御手段に利得制御信
   号として供給する手段と、上記第１のタイミング信号お
   よび第２のタイミング信号を生成するタイミング制御手
   段と、を具備してなることを特徴とするオートホワイト
   バランス装置。