JPS63289850A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS63289850A
JPS63289850A JP12521987A JP12521987A JPS63289850A JP S63289850 A JPS63289850 A JP S63289850A JP 12521987 A JP12521987 A JP 12521987A JP 12521987 A JP12521987 A JP 12521987A JP S63289850 A JPS63289850 A JP S63289850A
Authority
JP
Japan
Prior art keywords
external leads
integrated circuit
semiconductor integrated
external
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12521987A
Other languages
English (en)
Inventor
Tomoya Yuhara
油原　知也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12521987A priority Critical patent/JPS63289850A/ja
Publication of JPS63289850A publication Critical patent/JPS63289850A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に係シ、特に半導体集積回
路装置の外部リードに関する。
〔従来の技術〕
従来、この種の半導体集積回路装置は、外部からの電気
信号を受ける外部リードが外力によシ容易に変形しない
ような構造になっていた。
第３図に示すように、外部リード４′の一部と、半導体
集積回路チップ２′と、チップ２′のパッドとリード４
′の一端とを結ぶボンディングワイヤ５′とが樹脂等の
パッケージ１′で覆われ、外部リード４′の他部は露出
したままで、しかも固い材料でできているため、変形さ
せるような加工作業は容易ではなかった。
〔発明が解決しようとする問題点〕
前述した従来の半導体集積回路装置は、外部リード４′
が容易に変形しない構造になっておシ、また外部リード
４′は金属部が露出している為、特に外部ＩＪ　＋−ド
４′の配置を変更しようとする場合には、他に変換用ア
ダプタ等の治具類を使用しなければならないという欠点
があった。
本発明の目的は、前記欠点が解決され、容易にリードの
配置変更ができるようにした半導体集積回路装置を提供
することにある。
〔問題点を解決するための手段〕
本発明の構成は、パッケージから露出した外部リードを
備えた半導体集積回路装置において、前記外部リードは
、先端部分を残して絶縁膜で覆われ、容易に変形できる
ように軟金属からなることを特徴とする。
〔実施例〕
次に本発明について図面を参照して詳細に説明する。
第１図は本発明の第１の実施例の半導体集積回路装置を
透視して見た平面図である。同図において、本実施例の
半導体集積回路装置は、多数の外部リード４と、半導体
集積回路チップ２と、このチップ２上のパッドと外部リ
ード４とを結ぶボンディングワイヤ５とがパッケージ１
内に封入され、さらＫＭ出した外部リード４の先端部分
のみを残して、絶縁膜３で覆われている。ここで、絶縁
膜３の一端は、パッケージ１内にまで入シ込んでいる。
本実施例の外部リード４は変形性に富んだ導電体例えは
銅に金メッキしたもので構成され、先端部分以外の全体
は絶縁膜３でパッケージ１の内部まで被われているため
、外部リード４を容易に変形させて、外部リード４の配
置を直ちに変更することかできる。
第２図は本発明の第２の実施例の半導体集積回路装置を
透視して見た平面図である。同図において、外部リード
４は、同様に自由な形状に変形できるように変形性に富
んだ導電体で構成し、先端部以外の全体を絶縁膜３で被
う。本実施例では、絶縁膜３が外部リード４のうちパッ
ケージ１以外の部分を被うため、パッケージ１の形成後
でも絶縁膜３を付けることができるという利点がある。
多数の外部リード４は、ピッチの異なる配列の配線基板
に適合するように１変形されている。
〔発明の効果〕
以上説明したように、本発明は、各々の外部リードを変
形性に富んだ導電体で構成し、さらに各々の外部リード
の先端部以外の全体を絶縁膜で被うことによシ、外部リ
ードの配置を容易に変更できるという効果がある。
【図面の簡単な説明】
第１図、第２図は本発明のそれぞれ第１．第２の実施例
の半導体集積回路装置を透視して見た平面図、第３図は
従来の半導体集積回路装置を透視して見た平面図である
。 １．１′・・・パッケージ、２．２’・・・半導体集積
回路チップ、３，３’・・・絶縁膜、４・・・外部リー
ド、５゜５′・・・ポンディングワイヤ。 ・；−＼＼ 代理人　弁理士　　内　原　　　目／［、。 ぶ１図 葛？図

Claims (1)

    【特許請求の範囲】
  1. パッケージから露出した外部リードを備えた半導体集積
    回路装置において、前記外部リードは、先端部分を残し
    て絶縁膜で覆われ、容易に変形できるように軟金属から
    なることを特徴とする半導体集積回路装置。
JP12521987A 1987-05-21 1987-05-21 半導体集積回路装置 Pending JPS63289850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12521987A JPS63289850A (ja) 1987-05-21 1987-05-21 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12521987A JPS63289850A (ja) 1987-05-21 1987-05-21 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS63289850A true JPS63289850A (ja) 1988-11-28

Family

ID=14904801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12521987A Pending JPS63289850A (ja) 1987-05-21 1987-05-21 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS63289850A (ja)

Similar Documents

Publication Publication Date Title
US5250841A (en) Semiconductor device with test-only leads
JPH04307943A (ja) 半導体装置
JP2568748B2 (ja) 半導体装置
JPH04273451A (ja) 半導体装置
JPS63258050A (ja) 半導体装置
JPS63289850A (ja) 半導体集積回路装置
JPH04129250A (ja) 薄型混成集積回路基板
JPS58178544A (ja) リ−ドフレ−ム
JPS617657A (ja) マルチチツプパツケ−ジ
JPS6276661A (ja) 樹脂封止型半導体装置
JPS5828359Y2 (ja) 半導体集積回路装置
JPS62134939A (ja) 混成集積回路
JPS5989447A (ja) 半導体装置
JPH03155143A (ja) 半導体装置の実装方法
JPS6047448A (ja) 半導体集積回路装置
KR100206975B1 (ko) 반도체 패키지
JPS6081852A (ja) 半導体装置
JPS593960A (ja) 半導体装置
JPH01205457A (ja) システム化半導体装置
KR970053655A (ko) 칩크기 반도체 패키지 및 그 제조방법
JPH05259214A (ja) 半導体装置
JPS6143437A (ja) 半導体装置
JPH0159741B2 (ja)
JPS63153832A (ja) 半導体装置のワイヤボンデイング構造
JPH01245534A (ja) 半導体装置