JPS63289826A - Probe card and inspection using the same - Google Patents
Probe card and inspection using the sameInfo
- Publication number
- JPS63289826A JPS63289826A JP62124163A JP12416387A JPS63289826A JP S63289826 A JPS63289826 A JP S63289826A JP 62124163 A JP62124163 A JP 62124163A JP 12416387 A JP12416387 A JP 12416387A JP S63289826 A JPS63289826 A JP S63289826A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- probe
- board
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims abstract description 36
- 238000007689 inspection Methods 0.000 title abstract 3
- 238000012360 testing method Methods 0.000 claims description 31
- 238000009429 electrical wiring Methods 0.000 claims description 3
- 238000010998 test method Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 36
- 238000005259 measurement Methods 0.000 abstract description 19
- 239000004065 semiconductor Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 235000011962 puddings Nutrition 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はプローブカードおよびこのプローブカードを用
いた試験方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a probe card and a test method using this probe card.
（従来の技術）
従来の半導体ウェハを測定するプローブカードは特公昭
５９−４３０９１号、特公昭５９−２９１５１号、特公
昭６２−’６６５３号、特開昭６１−２２２２３１号、
実公昭５８−２６５３０号、実公昭５８−２６５３１号
および実公昭５９−４０７７２号公報などに開示されて
いる。(Prior art) Conventional probe cards for measuring semiconductor wafers are disclosed in Japanese Patent Publications No. 59-43091, Japanese Patent Publication No. 59-29151, Japanese Patent Publication No. 62-'6653, Japanese Patent Application Laid-Open No. 61-222231,
It is disclosed in Utility Model Publication No. 58-26530, Utility Model Publication No. 58-26531, and Utility Model Publication No. 59-40772.
Ｃ発明が解決しようとする問題点）
しかしながら、このような従来のプローブカードでは半
導体ウェハチップとプローブ針の針台わせにおいて、試
験・測定の種類の変更に伴い、上記針台わせを実施して
いる。例えば、ＥＰＲＯＭと称する半導体ウェハのチッ
プにおいて、このＥＰＲＯＭの読込み試験・測定を終了
した後、 このＥＰＲＯＭはベーキング処理された後に
、再びこのＥＰＲＯＭの半導体ウェハチップの読込みの
試験・測定をする。さらに、このＥＰＲＯＭの半導体ウ
エノ１チップに紫外線を照射し、書込み信号を消去させ
る工程がある。この工程で消去が確実に実行されてｔす
るかを試験・測定する項目がある。C) Problems to be Solved by the Invention) However, in such conventional probe cards, the needle rest alignment between the semiconductor wafer chip and the probe needle has been changed due to changes in the types of tests and measurements. There is. For example, in a semiconductor wafer chip called an EPROM, after the reading test and measurement of this EPROM is completed, this EPROM is subjected to baking treatment, and then the reading test and measurement of this EPROM semiconductor wafer chip is performed again. Furthermore, there is a step of irradiating ultraviolet rays to one semiconductor chip of this EPROM to erase the written signal. There are items to test and measure whether erasing is reliably executed in this process.
このように、同じ半導体ウエノ１チップを数度しこ渡っ
て異った試験・測定をする際に、この異種の試験に対応
したプローブカードと交換したのち、この交換したプロ
ーブカードのプローブ針と、半導体ウェハチップのパッ
ドとの針合わせを行わなければならず、多くの時間が必
要となり、よって作業能率が悪いという問題点があった
。In this way, when performing different tests and measurements on the same semiconductor Ueno chip several times, after replacing the probe card with a probe card compatible with the different types of tests, the probe needles of the replaced probe card and However, it is necessary to align the needles with the pads of the semiconductor wafer chip, which requires a lot of time, resulting in a problem of poor work efficiency.
本発明はかかる従来の問題点を解消すべくなされたもの
で、被測定物のパッドの数とパッドの位置間隔が同じで
あれば複数の試験・測定を行ってもパッドとプローブ針
との針金わせを必要とせず試験・測定を行うことが可能
なプローブカードを提供することを目的としている。The present invention has been made to solve these conventional problems.If the number of pads on the object to be measured and the positional spacing of the pads are the same, even if multiple tests and measurements are performed, the wires between the pads and the probe needle will be The purpose of the present invention is to provide a probe card that allows testing and measurement without the need for adjustment.
（問題点を解決するための手段）
本発明のプローブカードは、電気的配線が設けられた第
１の配線基板と、この第１の配線基板の配線に電気的に
接続されて設けられたプローブ針と、このプローブ針の
出力を選択する如く上記第１の配線基板に着脱可能に設
けられた第２の配線基板とを具備してなることを特徴と
している。(Means for Solving the Problems) The probe card of the present invention includes a first wiring board provided with electrical wiring, and a probe provided electrically connected to the wiring of the first wiring board. It is characterized by comprising a needle and a second wiring board that is detachably attached to the first wiring board so as to select the output of the probe needle.
また、このプローブカードを用いた試験方法は、試験項
目または被試験体の毎に選択配線する第２の配線基板を
上記第１の配線基板に差し替えて試験することを特徴と
している。Further, the test method using this probe card is characterized in that the test is performed by replacing the second wiring board, which is selectively wired for each test item or test object, with the first wiring board.
（作用）
本発明のプローブカードは試験機本体にプローブ針を放
射状に配列された上部基板を固着し、試験・測定に対応
する下部基板のみを交換するので、初期設定時の針合わ
せをそのまま使用して、他の試験・測定を順次行うこと
ができるので、他の試験・測定のたびに針合わせする作
業が無く、よって、この針合わせに費す時間の短縮がで
きる。(Function) In the probe card of the present invention, the upper board on which the probe needles are arranged radially is fixed to the main body of the tester, and only the lower board corresponding to testing and measurement is replaced, so the initial setting of the needles can be used as is. Then, other tests and measurements can be performed sequentially, so there is no need to perform needle alignment every time other tests and measurements are performed, and the time spent on needle alignment can therefore be reduced.
（実施例） 次に、本発明の実施例を図を用いて説明する。(Example) Next, embodiments of the present invention will be described with reference to the drawings.
第１図および第２図において、エポキシ樹脂等を母材と
するプリント配線板の基板■力１設りすられている。こ
の基板■は、例えば１円板状をなし、中央の開口部■が
形成されている。この関口部■の周縁部で上記基板■の
下面には取付リング■力（固着され、この取付リング■
上には、多数のプローブ針（Ａ）が放射状にエポキシ樹
脂接着剤により接着されている。In FIGS. 1 and 2, a substrate 1 of a printed wiring board whose base material is epoxy resin or the like is shown. This substrate (2) has, for example, a disk shape, and has an opening (2) formed in the center. At the periphery of this gate part ■, a mounting ring ■ force (fixed) is attached to the bottom surface of the board ■, and this mounting ring ■
A large number of probe needles (A) are radially bonded to the top with epoxy resin adhesive.
上記基板０）には、例えば３列の同心円上に沿って接続
端子（５，６，７）が配列され、各プローブ針に）と１
列目の各接続端子■は一対一に対応していて、それぞれ
がプリント配線（８）に接続されている。これを第１導
体パターンとする。On the substrate 0), for example, connection terminals (5, 6, 7) are arranged along three rows of concentric circles, and each probe needle has one
Each of the connection terminals (■) in the column has a one-to-one correspondence, and each is connected to a printed wiring (8). This is defined as the first conductor pattern.
同じく、２列目の接続端子いと、３列目の接続端子■も
プローブ針に）列に一対一に対応して、それぞれがプリ
ント配線■）に設けられている。Similarly, the connection terminals in the second row and the connection terminals (2) in the third row are also provided on the printed wiring (2) in one-to-one correspondence with the probe needles (2) rows.
これらのプリント配線を第３導体パターンとする。These printed wirings are used as a third conductor pattern.
これら夫々の接続端子（５，６，７）は、例えばＣｕ−
Ａ ｕの貴金属合金からなり、基板■の下面が平坦で中
心部に貫通孔（５ａ、 ６ａ＋ ７ａ）が形成されたラ
ンドが設けられて上部基板（１０）が構成されている。These respective connection terminals (5, 6, 7) are made of, for example, Cu-
The upper substrate (10) is made of a noble metal alloy of Au, and has a flat bottom surface and a land provided with a through hole (5a, 6a+7a) in the center.
この上部基板（ｌＯ）の上記接続端子（５，６，７）を
選択嵌合する如く下部基板（１４）が設けられている。A lower substrate (14) is provided so as to selectively fit the connection terminals (5, 6, 7) of this upper substrate (lO).
従来、試験項目や接続端子が同一で種類の異なる被試験
体毎にプローブカードを交換し七いたのを、この下部基
板（１４）の差し替え交換作業により達成するものであ
る。この差し替えによる交換作業は人手に頼っても、ま
たロボットによる自動交換でもよい。Conventionally, the probe card had to be replaced for each different type of test object with the same test items and connection terminals, but this can be achieved by replacing the lower board (14). This replacement work may be done manually or automatically by a robot.
即ち、第１図および第３図において、エポキシ樹脂等を
母材とするプリント配線板からなる基板（１１）、例え
ば円板状をなし配線基板（１１）からなり、この基板（
１１）の中央には上記開口部■より広い開口窓（１２）
の基板（１１）が形成されている。That is, in FIGS. 1 and 3, the board (11) is made of a printed wiring board made of epoxy resin or the like, for example, has a disk shape and is made of a wiring board (11).
In the center of 11) is a wider opening window (12) than the opening above.
A substrate (11) is formed.
この基板（１１）には、例えば、上記上部基板（１０）
の１列目と２列目の接続部（５，６）と対応した基板（
１１）の２列目の同心円上に沿って接続端子（５，６）
が配列され且つ、それぞれがプリント配線（１３）によ
り接続されている。This substrate (11) includes, for example, the upper substrate (10).
The board (
Connecting terminals (5, 6) along the concentric circle of the second row of 11)
are arranged and connected to each other by printed wiring (13).
この接続されたプリント配線（１３）を第２導体ノ（タ
ーンとする。This connected printed wiring (13) is used as a second conductor turn.
この第２導体パターン（１３）には、上記上部基板（１
０）の貫通孔（５ａ、 ６ａ）と選択的に対応して嵌合
する如くピン（５ｂ、 ６ｂ）が突出して設けられる。This second conductor pattern (13) includes the upper substrate (1
Pins (5b, 6b) are provided to protrude so as to selectively fit into the through holes (5a, 6a) of 0).
このように上記上部基板（１０）と下部基板（１４）か
らプローブカードが構−成される。In this way, a probe card is constructed from the upper substrate (10) and the lower substrate (14).
このプローブカードは試験機本体（図示せず）に上部基
板（１０）を取着したのち、試験内容に応じて選択した
下部基板（１４）を上記上部基板（１０）に嵌合して装
着する。This probe card is installed by attaching the upper board (10) to the test machine main body (not shown), and then fitting the lower board (14) selected according to the test content to the upper board (10). .
この上部基板（１０）に下部基板（１４）を装着する装
着部の接続端子（５，６）は、例えば、上記上部基板（
１０）に設けた１列目と２列目の接続端子ガ下面（１ａ
）が平坦で中心部に貫通孔（５ａ、 ６ａ）が形成され
、この形成された貫通孔（５ａ、 ６ａ）に下部基板（
１４）に設けた接続端子の突出したピン（５ｂ、 ６ｂ
）が嵌合して装着されるようになっている。この装着に
より上記上部基板（１０）の選択された配線と上記下部
基板（１４）の選択された配線が電気的に接続状態が維
持されるように嵌合構造が形成されている。この嵌合す
る手段は、例えば貫通孔（５ａ、 ６ａ）の側壁を金属
の摺動体で構成したピン（５ｂ、 ６ｂ）の側面を弾力
性のある構造にし、挿入時に縮み、挿入後定常状態に側
壁方向に互いに締めつけるように作用させる構造にする
。The connection terminals (5, 6) of the attachment part for attaching the lower substrate (14) to the upper substrate (10) are, for example, connected to the upper substrate (10).
10) of the first and second rows of connection terminals provided on the bottom surface (1a
) is flat and a through hole (5a, 6a) is formed in the center, and the lower substrate (
14) on the protruding pins (5b, 6b) of the connection terminals.
) are fitted and installed. By this attachment, a fitting structure is formed such that the electrical connection between the selected wiring on the upper substrate (10) and the selected wiring on the lower substrate (14) is maintained. This fitting means, for example, makes the side walls of the through holes (5a, 6a) elastic structures of the pins (5b, 6b) made of metal sliding bodies, so that they contract during insertion and return to a steady state after insertion. The structure is such that they act to tighten each other in the direction of the side walls.
初めの試験・測定に対応して選択された上記下部基板（
１４）を、上記上部基板（１０）（第２図で図示）のプ
リント配線（第１導体パターン）（８）とプリント配線
（第３導体パターン）■）に接続するように装若し、外
部テスタ（１５）と一対一に結線するように設けたので
、上記上部基板（１０）に設けたプローブ針＠）が得た
信号は、プリント配線（第１導体パターン）に）を導通
し、上記下部基板（１４）のプリント配線（第２導体パ
ターン’Ｉ （１３）を導通し、再び上記上部基板（１
０）に戻り、この基板（ｌＯ）に配設したプリント配線
（第３導体パターン）■を導通し外部テスタ（１５）に
配線されているケーブル（１６）を介して信号を出入力
する。The above lower board (
14) is connected to the printed wiring (first conductor pattern) (8) and printed wiring (third conductor pattern) (8) of the upper board (10) (shown in Figure 2), and the external Since the wires are connected one-to-one with the tester (15), the signal obtained by the probe needle @) provided on the upper board (10) conducts the printed wiring (first conductor pattern), and The printed wiring (second conductor pattern 'I (13)) on the lower board (14) is connected, and the printed wiring (13) on the upper board (14) is connected again.
Returning to step 0), the printed wiring (third conductor pattern) (2) arranged on this board (10) is made conductive and a signal is input/output via the cable (16) wired to the external tester (15).
このようにして、被測定物、例えば半導体ウェハ（１７
）を試験・測定される。そして、上記に述べた試験・測
定された後に同一半導体ウェハ上に他の試験・測定を行
う場合は、第４図に示す如く、上記下部基板（１４）の
両面の電気配線をプリント配線（１３）として、′この
プリント配線の両端にピン（５ｂ、 ６ｂ）を設け、こ
のピン（ｓｂ、 ６ｂ）は各面のプリント配線（１３）
を電気的に接続し、試験・測定に対応して配線されてい
る。例えば上記上部基板（１０）に嵌合する、前の試験
・測定では、上記下部基板（１４）はａ位置のピン（５
ｂ）と、Ｃ位置のピン（６ｂ）に対応していたが上記上
部基板（１４）の両面を用いて、８位はのプリン１〜配
線を、ｄ位置に配線するように設定した。In this way, the object to be measured, for example, a semiconductor wafer (17
) are tested and measured. When performing other tests and measurements on the same semiconductor wafer after the above-mentioned tests and measurements, as shown in FIG. ), pins (5b, 6b) are provided at both ends of this printed wiring, and these pins (sb, 6b) are connected to the printed wiring (13) on each side.
are electrically connected and wired for testing and measurement. For example, in the previous test/measurement where the lower board (14) was fitted to the upper board (10), the lower board (14) was fitted with the pin (5) at position a.
Using both sides of the upper substrate (14), which corresponded to the pin (6b) at position C, wires from pudding 1 at position 8 were set to be wired at position d.
この配線した下部基板（１４）を用いることにより、プ
ローブ針（イ）が得た信号を導通させてケーブル（１６
）を介して、外部テスタ（１５）に結線される。By using this wired lower board (14), the signal obtained by the probe needle (a) is conducted and the cable (16
) is connected to an external tester (15).
被測定物、例えば半導体ウェハのパッドと外部テスタと
の配線経路を試験・測定の種類に対応させて、配線が選
択された状態にあることは言うまでもない。Needless to say, the wiring path between the object to be measured, for example, a pad of a semiconductor wafer, and an external tester is selected in accordance with the type of test/measurement.
また、この実施側の上記下部基板（１４）にはプローブ
針（イ）と外部テスタ（ＩＳ）とが一対一に選択されて
配線しているが、必ずしも試験・測定の種類によっては
数配線のプリント配線が全部配線する必要はない。In addition, the probe needle (a) and the external tester (IS) are selected and wired one-to-one on the lower board (14) on the execution side, but depending on the type of test/measurement, several wires may be required. It is not necessary to route all the printed wiring.
この配線の不要な配線は遮断した配線であっても良い。This unnecessary wiring may be a disconnected wiring.
このようにして上記下部基板（１４）が被測定物のパッ
ドと外部テスタ（１５）を選択的に切替えて結線するこ
とができるので針合わせすることなく、複数回の試験・
測定が可能となる。In this way, the lower board (14) can selectively switch and connect the pads of the object to be measured and the external tester (15), so multiple tests and tests can be performed without having to align the needles.
Measurement becomes possible.
以上説明したように、本発明によれば被測定体とプロー
ブ針の配列との位置合わせは、一度合わせれば、従来の
ように人手による煩雑な又は、高精度な針合わせの工程
を配線選択の切換を必要とせずに試験・測定ができる。As explained above, according to the present invention, once the object to be measured and the array of probe needles are aligned, the process of manually or highly accurate needle alignment can be replaced by wiring selection. Tests and measurements can be performed without the need for switching.
第１図は本発明の一実施例を説明するための説四回、第
２図は第１図の上部基板を拡大して示す拡大図、第３図
は第１図の下部基板を拡大して示す拡大図、第４図は第
１図の他の下部基板の拡大図である。
１・・・基板 ２・・・開口部５．６．７・
・・接続端子 １０・・・上部基板１４・・・下部基
板
特許出願人 東京エレクトロン株式会社第２図
１０を艶差枚FIG. 1 is an enlarged view of the upper substrate of FIG. 1, and FIG. 3 is an enlarged view of the lower substrate of FIG. 1. FIG. 4 is an enlarged view of another lower substrate shown in FIG. 1... Substrate 2... Opening 5.6.7.
... Connection terminal 10 ... Upper board 14 ... Lower board Patent applicant Tokyo Electron Ltd. Figure 2 10 is a gloss sheet
Claims (2)
第１の配線基板の配線に電気的に接続されて設けられた
プローブ針と、このプローブ針の出力を選択する如く上
記第１の配線基板に着脱可能に設られた第２の配線基板
とを具備してなることを特徴とするプローブカード。(1) a first wiring board provided with electrical wiring; a probe needle provided electrically connected to the wiring of the first wiring board; A probe card comprising a first wiring board and a second wiring board that is removably attached to the first wiring board.
第１の配線基板の配線に電気的に接続されて設けられた
プローブ針と、このプローブ針の出力を選択する如く上
記第１の配線基板に着脱可能に設けられた第２の配線基
板からなるプローブカードにより試験するに際し、試験
項目または被試験体の毎に選択配線する第２の配線基板
を上記第１の配線基板に差し替えて試験することを特徴
とする試験方法。(2) a first wiring board provided with electrical wiring; a probe needle provided electrically connected to the wiring of the first wiring board; When testing with a probe card consisting of a second wiring board removably attached to the first wiring board, the second wiring board, which is selectively wired for each test item or test object, is attached to the first wiring board. A test method characterized by testing by replacing the parts.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124163A JPS63289826A (en) | 1987-05-21 | 1987-05-21 | Probe card and inspection using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124163A JPS63289826A (en) | 1987-05-21 | 1987-05-21 | Probe card and inspection using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63289826A true JPS63289826A (en) | 1988-11-28 |
Family
ID=14878503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62124163A Pending JPS63289826A (en) | 1987-05-21 | 1987-05-21 | Probe card and inspection using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63289826A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5319224A (en) * | 1989-10-11 | 1994-06-07 | Mitsubishi Denki Kabushiki Kaisha | Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128938A (en) * | 1981-02-04 | 1982-08-10 | Yamagata Nippon Denki Kk | Device for measuring characteristic of semiconductor |
-
1987
- 1987-05-21 JP JP62124163A patent/JPS63289826A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128938A (en) * | 1981-02-04 | 1982-08-10 | Yamagata Nippon Denki Kk | Device for measuring characteristic of semiconductor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5319224A (en) * | 1989-10-11 | 1994-06-07 | Mitsubishi Denki Kabushiki Kaisha | Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7768283B1 (en) | Universal socketless test fixture | |
| US8106671B2 (en) | Socketless integrated circuit contact connector | |
| JPH09107011A (en) | Semiconductor device and aligning method thereof | |
| US8188760B2 (en) | Curve tracer signal conversion for integrated circuit testing | |
| JP2764854B2 (en) | Probe card and inspection method | |
| JP3730340B2 (en) | Semiconductor test equipment | |
| JPS63289826A (en) | Probe card and inspection using the same | |
| JPH0630367B2 (en) | Probe card | |
| JP2001077160A (en) | Tester for semiconductor substrate | |
| JP2737774B2 (en) | Wafer tester | |
| JP2657315B2 (en) | Probe card | |
| JPH1038972A (en) | Ic socket for testing | |
| JP3135135B2 (en) | Semiconductor device, its manufacturing method, its testing method and its testing device | |
| JPH01129432A (en) | Integrated circuit | |
| JPS6137776B2 (en) | ||
| JPS6170734A (en) | Probe card | |
| JPH07183341A (en) | Probe test head | |
| JPS5918864B2 (en) | Semiconductor wafer inspection equipment | |
| JP2926759B2 (en) | Semiconductor integrated circuit measurement jig | |
| JPH04236440A (en) | Semiconductor test apparatus | |
| JP2891908B2 (en) | Apparatus and method for testing semiconductor integrated circuit | |
| JPS6197941A (en) | Test circuit part in semiconductor wafer | |
| JPH07244115A (en) | Tester for semiconductor | |
| JPH10223711A (en) | Semiconductor integrated circuit device and testing method thereof | |
| JPH0945740A (en) | Semiconductor substrate evaluating method and check board therefor |