JPS63285589A - Image data transfer - Google Patents

Image data transfer

Info

Publication number
JPS63285589A
JPS63285589A JP62120877A JP12087787A JPS63285589A JP S63285589 A JPS63285589 A JP S63285589A JP 62120877 A JP62120877 A JP 62120877A JP 12087787 A JP12087787 A JP 12087787A JP S63285589 A JPS63285589 A JP S63285589A
Authority
JP
Japan
Prior art keywords
frame buffer
data
transfer
pixel
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62120877A
Other languages
Japanese (ja)
Inventor
小林 瑞子
戸塚 卓志
管野 陽介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP62120877A priority Critical patent/JPS63285589A/en
Publication of JPS63285589A publication Critical patent/JPS63285589A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はグラフインクディスプレイ装置の画像データ転
送方法に関する。更に詳しくは、フレームバッファ上の
どの画素プ)らデータを読み出すかを指定するソースア
ドレスと、前記フレームバッファ上のどの画素へデータ
を書き込むかを指定するデスティネーションアドレスと
の間に、n番目の転送のソースアドレスとn−1番目の
転送のデスティネーションアドレスが一致するという条
件が成り立つ際の転送方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image data transfer method for a graph ink display device. More specifically, there is an The present invention relates to a transfer method when a condition that a transfer source address and an (n-1)th transfer destination address match is satisfied.

〔発明の概要〕[Summary of the invention]

本発明はグラフィックディスプレイ装置において、前回
の処理でデスティネーションアドレスによって指定され
たフレームバッファ上の画素から読み出したデータを、
ソースアドレスで指定されるフレームバッファ上の画素
のデータとして利用できるように、第2のレジスタに第
1のレジスタの内容を移す工程を設けることにより、画
像データの転送を高速にできるようにしたものである。
The present invention provides a graphic display device that reads data read from a pixel on a frame buffer specified by a destination address in a previous process.
Image data can be transferred at high speed by providing a step to transfer the contents of the first register to the second register so that it can be used as pixel data on the frame buffer specified by the source address. It is.

〔従来の技術〕[Conventional technology]

従来、フレームバッファ内での画像データの転送は、以
下に述べるような工程を繰り返すことで実現されていた
。尚、第2図に従来の転送方法のフローチャートを示す
Conventionally, image data transfer within a frame buffer has been achieved by repeating the steps described below. Incidentally, FIG. 2 shows a flowchart of a conventional transfer method.

第1の工程:ソースアドレスで指定されるフレームバッ
ファ上の画素からデータを読み出し、第1のレジスタに
格納する。
First step: Read data from the pixel on the frame buffer specified by the source address and store it in the first register.

第2の工程:デスティネーションアドレスで指定される
前記フレームバッファ上の画素からデータを読み出し、
第2のレジスタに格納する。
Second step: reading data from pixels on the frame buffer specified by the destination address,
Store in the second register.

第3の工程:前記第1.第2のレジスタのデータを論理
演算1、前記デスティネーションアドレスで指定される
前記フレームバッファ上の画素に結果を書き込む。
Third step: the first step. The data in the second register is subjected to a logical operation 1, and the result is written to the pixel on the frame buffer specified by the destination address.

画像データを処理する時、時間がかかるのはフレームバ
ッファへのアクセスである。従来の方法では、前記工程
のいずれもフレームバッファをアクセスするので、1ワ
ードの転送につき3回のアクセスが必要である。lワー
ドの処理時間を第3図に示す。
When processing image data, accessing the frame buffer takes time. In the conventional method, each of the above steps accesses the frame buffer, so three accesses are required for each word transfer. The processing time for one word is shown in FIG.

前記の従来の方法を高速にできるように、一つのアドレ
スに対して、読み出し、演算、書き込みはリード・モデ
ィファイ・ライト動作として1動作で行う工夫がなされ
た。これによって前記の第2、第3の工程は第4図に示
すように1動作で行われる。従うて、1ワードの転送に
はリード動作とリード・モディファイ・ライト動作の2
動作を要する。
In order to increase the speed of the conventional method described above, a device has been devised to perform read, arithmetic, and write operations for one address in one operation as a read-modify-write operation. As a result, the second and third steps described above are performed in one operation as shown in FIG. Therefore, the transfer of one word requires two operations: a read operation and a read/modify/write operation.
Requires action.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、図形表示という目的からして、転送がより高速
にできることが望まれていた。特に、グラフインクディ
スプレイ装置にとって必要不可欠であり、使用頻度の高
い画面のスクロールは、使用者の操作に対して応答性よ
く、すなわち素早くスクロールすることが望まれていた
。そこで本発明は、n番目の転送のソースアドレスとn
−1番目のデスティネーションアドレスが一致する場合
の転送処理を高速に行うことを目的としている。
However, for the purpose of displaying graphics, it has been desired to be able to transfer data at higher speeds. In particular, it has been desired that screen scrolling, which is essential for graph ink display devices and is frequently used, should be responsive to user operations, that is, should be scrolled quickly. Therefore, the present invention provides the source address of the n-th transfer and n
- The purpose is to perform transfer processing at high speed when the first destination addresses match.

〔問題点を解決するための手段〕[Means for solving problems]

上記問題点を解決するために、以下に述べる工程から成
る方法が本発明である。
In order to solve the above problems, the present invention provides a method comprising the steps described below.

第1の工程:ソースアドレスで指定されるフレームバッ
ファ上の画素が持っているデータを記憶する。これは、
前回の第2の工程において、記憶されたデータを直接記
憶することにより行われる。
First step: Store the data held by the pixels on the frame buffer specified by the source address. this is,
This is done by directly storing the data stored in the previous second step.

第2の工程:デスティネーションアドレスで指定される
前記フレームバッファ上の画素が持っているデータを記
憶する。
Second step: Store the data held by the pixels on the frame buffer specified by the destination address.

第3の工程:前記第1の工程と第2の工程で記憶された
それぞれのデータを論理演算1、その結果を前記デステ
ィネーションアドレスで指定される前記フレームバッフ
ァ上の画素へ書き込む。
Third step: Perform logical operation 1 on each data stored in the first step and second step, and write the result to the pixel on the frame buffer specified by the destination address.

〔実施例〕〔Example〕

本発明の実施例について図面を参照して説明する。 Embodiments of the present invention will be described with reference to the drawings.

第1図は、プログラムにおけるフレームバッファ内での
画像データ転送部分のフローチャートである。n番目の
転送におけるソースアドレスとn−1番目の転送におけ
るデスティネーションアドレスとが一致しているような
転送である。n番目の転送を行うとして、各ステップの
説明をする。
FIG. 1 is a flowchart of the image data transfer part within the frame buffer in the program. This is a transfer in which the source address in the nth transfer and the destination address in the (n-1)th transfer match. Each step will be explained assuming that the nth transfer is performed.

第1のステップ:レジスタ1にはn−1番目の転送のデ
スティネーションアドレスが指定したフレームバッファ
上の画素のデータが格納されている。この画素はn番目
の転送でソースアドレスが指定すべき画素であるので、
レジスタ2に移す。
First step: Register 1 stores pixel data on the frame buffer designated by the destination address of the n-1th transfer. This pixel is the pixel whose source address should be specified in the nth transfer, so
Move to register 2.

従って、ここでわざわざフレームバッファに対してソー
スアドレスを指定し、画素のデータを読み出す必要がな
い、得たいデータはレジスタ2に格納されたことになる
Therefore, there is no need to specify the source address for the frame buffer and read out the pixel data; the desired data is stored in the register 2.

第2のステップ:n番目の転送にお↓するデスティネー
ションアドレスを指定する。
Second step: Specify the destination address for the nth transfer.

第3のステップ:第2のステップで指定したアドレスに
よって指定されたフレームバッフ1上の画素のデータを
レジスタ1に格納する。
Third step: The data of the pixel on frame buffer 1 specified by the address specified in the second step is stored in register 1.

第4のステップ:レジスタIにはデスティネーションア
ドレスが指定するフレームバッフ11ノ画素のデータが
格納されており、レジスタ2にはソースアドレスが指定
するフレームバッファ上の画素のデータが格納されてい
るという状態になっている。レジスタ1のデータとレジ
スタ2のデータの間で論理演算をする。
Fourth step: Register I stores data for 11 pixels in the frame buffer specified by the destination address, and register 2 stores data for pixels on the frame buffer specified by the source address. is in a state. A logical operation is performed between the data in register 1 and the data in register 2.

第5のステップ:第4のステップの演算結果をデスティ
ネーションアドレスの指定するフレームバッファ上の画
素へ書き込む。これでn番目の転送は終わったことにな
る。
Fifth step: Write the calculation result of the fourth step to the pixel on the frame buffer specified by the destination address. This means that the nth transfer is completed.

第6のステップ:全での転送が終わっていなければ第1
のステップへ戻る。
6th step: If all transfers have not been completed, the 1st step
Return to step.

フレームバッファへのアクセスは第3と第5のステップ
に出てくるが、前述のようにリード・モディファイ・ラ
イト動作によって、第3.第4゜第5のステップを1動
作として行うことができる。
Access to the frame buffer occurs in the third and fifth steps, and as described above, the read/modify/write operation allows access to the frame buffer in the third and fifth steps. The 4th and 5th steps can be performed as one operation.

このような方法を採ることによって、n番目のソースア
ドレスとn−1番口のデスティネーションアドレスが一
致している場合は、1ワー ドにつきフレームバッファ
に対してl動作という速さで転送できる。この様子を示
したのが、第5図に示す処理時間図である。
By adopting this method, if the n-th source address and the (n-1)th destination address match, each word can be transferred to the frame buffer at a speed of 1 operation. The processing time diagram shown in FIG. 5 shows this state.

次に、本発明を具体的に実現した装置の構成例を第6図
に示す。第1図のフローチャートに沿って第6図の説明
を以下に述べる。第6図において、1の制御CP Uが
画像データ転送を含む装置全体の動作を′flII御す
る。
Next, FIG. 6 shows an example of the configuration of an apparatus that specifically implements the present invention. The explanation of FIG. 6 will be given below along the flowchart of FIG. In FIG. 6, one control CPU controls the entire operation of the apparatus including image data transfer.

第1のステップ:2の転送コントローラが5のセレクタ
に命令して4のレジスタ2への入力は3のレジスタ1か
らとなるようにし、レジスタ1の内容をレジスタ2に移
す、以下、3のレジスタ1゜4のレジスタ2,5のセレ
クタ、8のAI、Uの制御は、制御&i10を通して2
の転送コントローラが行う。
First step: Transfer controller 2 instructs selector 5 so that the input to register 2 in 4 comes from register 1 in 3, and transfers the contents of register 1 to register 2. Control of registers 2 and 5 of 1°4, AI of 8, and U is controlled by 2 through control &i10.
This is done by the transfer controller.

第2のステップ:6のアドレス発生器は、7のフレーム
バッファにアドレスバス9を通して、デスティネーショ
ンアドレスを通知する。
Second step: The address generator at 6 informs the frame buffer at 7 of the destination address through the address bus 9.

第3のステップ:前記第2のステップで通知されたアド
レスの指定する画素からデータを読み出し、3のレジス
タ1に格納する。
Third step: Data is read from the pixel specified by the address notified in the second step and stored in register 1 of No. 3.

第4のステップ:レジスタ1とレジスタ2のデータを8
のALUが論理演算する。
Fourth step: Set the data in register 1 and register 2 to 8
The ALU performs logical operations.

第5のステップニ前記第4のステップの演算結果を、前
記第2のステップでフレームバッファに通知されたアド
レスの指定する画素へ書き込む。
Fifth step 2: Write the calculation result of the fourth step to the pixel designated by the address notified to the frame buffer in the second step.

第6のステップ:1の制m c p uが転送を続ける
と判断すれば、前記第1のステップに戻る。
Sixth step: If it is determined that the control m c p u of 1 continues the transfer, the process returns to the first step.

以上のように、この構成によれば第1図に示す本発明の
実施例のフローチャートを具体的な装置によって実現で
きる。なお、この構成例において、2の転送コントロー
ラが5のセレクタに対して、4のレジスタ2への入力を
7のフレームバッファから行うように命令すれば、従来
の方法による画像データの転送を実現することもできる
As described above, with this configuration, the flowchart of the embodiment of the present invention shown in FIG. 1 can be realized by a specific device. In addition, in this configuration example, if the transfer controller 2 instructs the selector 5 to input to the register 2 in 4 from the frame buffer 7, image data can be transferred using the conventional method. You can also do that.

n番目のソースアドレスとn−1番目のデスティネーシ
ヨンが一致する場合というのは、グラフィックディスプ
レイ装置においてなくてはならない機能である画面のス
クロールがまさにこの条件下での転送である。第7図に
画面のスクロールの例を示す、以下に、n番目の転送で
7のフレームバッファ上のアドレス1によって、指定さ
れる画素から読み出されるデータ1を、アドレス2で指
定される画素へ転送する場合を説明する。フローチャー
トは第1図のものを、構成は第6図のものを参照して説
明を進める。n−1番目の転送の第3のステップでデス
ティネーションアドレスがアドレス1であるから、デー
タlはレジスタ1に格納される(7−2)、第6のステ
ップまで処理しく7−3)、n番目の転送の第1のステ
ップに戻ってくる。
When the n-th source address and the (n-1)th destination match, screen scrolling, which is an essential function in a graphic display device, is transferred under this condition. Figure 7 shows an example of screen scrolling. Below, in the nth transfer, data 1 read from the pixel specified by address 1 on frame buffer 7 is transferred to the pixel specified by address 2. Explain when to do so. The description will proceed with reference to the flowchart shown in FIG. 1 and the configuration shown in FIG. 6. Since the destination address is address 1 in the third step of the n-1th transfer, data l is stored in register 1 (7-2), and is not processed until the sixth step 7-3), n Return to the first step of the second transfer.

第1のステップ:データ1はレジスタ2に移される(7
−4)。
First step: Data 1 is moved to register 2 (7
-4).

第2のステップ:アドレス2がデスティネーションアド
レスとして指定される。
Second step: Address 2 is designated as the destination address.

第3.第4.第5のステップ:ソースアドレスの指定す
る画素のデータとしてレジスタ2に格納されているデー
タ1が、デスティネーションアドレスであるアドレス2
の指定する画素へ転送される(5−.6.5−7) 。
Third. 4th. Fifth step: Data 1 stored in register 2 as data of the pixel specified by the source address is transferred to address 2, which is the destination address.
(5-.6.5-7).

この方法によると、n番目の転送においては、データ1
をフレームバッファから読み出す必要がなくなるため、
高速な画面のスクロールを実現することができる。
According to this method, in the nth transfer, data 1
Since there is no need to read out from the frame buffer,
High-speed screen scrolling can be achieved.

〔発明の効果〕〔Effect of the invention〕

以上、説明したように本発明によれば、n番目の転送の
ソースアドレスとn−1番目の転送のデスティネーシッ
ンアドレスが一致するという頻繁に行われるフレームバ
ッファ内での画像データの転送を高速に処理することが
できる。lワードを転送するのにリード・モディファイ
・ライト動作1動作で処理できるので、方法による高速
化としてはこれ以上ないという高速化を図ることができ
る。特に本発明を適用できる条件下で実現できるので、
グラフィックディスプレイ装置において最も高速化した
い機能の一つである画面のスクロールを高速にできると
いう効果がある。
As described above, according to the present invention, it is possible to transfer image data within a frame buffer, which is frequently performed in which the source address of the nth transfer and the destination address of the (n-1)th transfer match. Can be processed at high speed. Since one read/modify/write operation is required to transfer one word, it is possible to achieve an unprecedented speedup. In particular, since it can be realized under conditions where the present invention can be applied,
This has the effect of speeding up screen scrolling, which is one of the functions most desired to speed up in a graphic display device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例である画像データ転送のフロ
ーチャート、第2図は従来の方法による画像データ転送
のフローチャートを示す。第3図は従来の方法による転
送処理時間図、第4図はリード・モディファイ・ライト
動作を1動作で行える時の従来の方法による転送処理時
間図、第5図は本発明による転送処理時間図、第6図は
本発明を具体的に装置で構成する例を示す構成図、第7
図は本発明の実施例である画面スクロール時のデータの
移動を示す図である。 以上 画1象デー7耘ま/′170−ナτ−ト第1図 第2図
FIG. 1 shows a flowchart of image data transfer according to an embodiment of the present invention, and FIG. 2 shows a flowchart of image data transfer according to a conventional method. Fig. 3 is a transfer processing time diagram according to the conventional method, Fig. 4 is a transfer processing time diagram according to the conventional method when read/modify/write operations can be performed in one operation, and Fig. 5 is a transfer processing time diagram according to the present invention. , FIG. 6 is a configuration diagram showing an example of specifically configuring the present invention as a device, and FIG.
The figure is a diagram showing the movement of data during screen scrolling according to an embodiment of the present invention. The above picture 1 elephant day 7/'170-Nat Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] ソースアドレスで指定されるフレームバッファ上の画素
からデータを読み出し、デスティネーションアドレスで
指定される前記フレームバッファ上の画素へ書き込む画
像データの転送において、ソースアドレスで指定される
フレームバッファ上の画素が持っているデータを記憶す
る為の第1の工程、デスティネーションアドレスで指定
されるフレームバッファ上の画素が持っているデータを
記憶する第2の工程、前記第1の工程と第2の工程で記
憶されたそれぞれのデータを論理演算し、その結果を前
記デスティネーションアドレスで指定される前記フレー
ムバッファ上の画素へ書き込む第3の工程から成り、前
記第1の工程は、前回の第2の工程において、記憶され
たデータを直接記憶することにより行われ、第n番目の
ソースアドレスと第n−1番目のデスティネーションア
ドレスが一致した場合に高速にデータを転送することを
特徴とする画像データ転送方法。
When transferring image data, in which data is read from a pixel on the frame buffer specified by the source address and written to a pixel on the frame buffer specified by the destination address, the pixel on the frame buffer specified by the source address is The first step is to store the data held by the pixel on the frame buffer specified by the destination address, and the second step is to store the data held by the pixel on the frame buffer specified by the destination address. The third step consists of performing a logical operation on each of the data and writing the result to the pixel on the frame buffer specified by the destination address, and the first step is the same as that in the previous second step. , an image data transfer method is performed by directly storing the stored data, and the data is transferred at high speed when the nth source address and the n-1th destination address match. .
JP62120877A 1987-05-18 1987-05-18 Image data transfer Pending JPS63285589A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62120877A JPS63285589A (en) 1987-05-18 1987-05-18 Image data transfer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62120877A JPS63285589A (en) 1987-05-18 1987-05-18 Image data transfer

Publications (1)

Publication Number Publication Date
JPS63285589A true JPS63285589A (en) 1988-11-22

Family

ID=14797172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62120877A Pending JPS63285589A (en) 1987-05-18 1987-05-18 Image data transfer

Country Status (1)

Country Link
JP (1) JPS63285589A (en)

Similar Documents

Publication Publication Date Title
US5299309A (en) Fast graphics control system capable of simultaneously storing and executing graphics commands
JPH0760423B2 (en) Data transfer method
EP0279227A2 (en) Raster display vector generator
JPS6267632A (en) Method and apparatus for transferring data to display unit from memory
JPS63285589A (en) Image data transfer
JPH04291684A (en) Thick line plotter
JPH0325684A (en) Picture drawing controller
KR100472478B1 (en) Method and apparatus for controlling memory access
JPH06149533A (en) Segment quick plotting system for reducing plotting processing for segment outside display area
JP2554876B2 (en) Address translation device
JPS60249184A (en) Memory for bit map display
JPS63304293A (en) Display memory control circuit
JP2605609B2 (en) Dot display processing device
JPH0528397B2 (en)
JPS63245716A (en) Multiwindow display device
JPH05313644A (en) Image memory
JPH02190968A (en) Vector processor
JPS62182794A (en) Cursor control system
JPH03172889A (en) Access system for display memory
JPS6324475A (en) Frame memory control system
JPS61109094A (en) Cursor display unit
JPS63217477A (en) Graphic memory controller for display device
JPH04205678A (en) Image information processor
KR19990009905A (en) Graphic Data Processing Unit
JPH0241583A (en) Bit map drawing device