JPS63284803A - 電子部品のはんだ付け方法 - Google Patents
電子部品のはんだ付け方法Info
- Publication number
- JPS63284803A JPS63284803A JP11893487A JP11893487A JPS63284803A JP S63284803 A JPS63284803 A JP S63284803A JP 11893487 A JP11893487 A JP 11893487A JP 11893487 A JP11893487 A JP 11893487A JP S63284803 A JPS63284803 A JP S63284803A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- board
- electronic component
- inclination angle
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000005476 soldering Methods 0.000 title claims description 18
- 229910000679 solder Inorganic materials 0.000 claims abstract description 68
- 238000007598 dipping method Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 description 30
- 239000000758 substrate Substances 0.000 description 12
- 230000002950 deficient Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3468—Applying molten solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、例えばネットワーク抵抗器等のように、基板
に複数の端子が取付けられるようになった電子部品には
んだ付けを行うための電子部品のはんだ付け方法に関す
るものである。
に複数の端子が取付けられるようになった電子部品には
んだ付けを行うための電子部品のはんだ付け方法に関す
るものである。
[従来の技術1
電子部品として、例えばネットワーク抵抗器は、セラミ
ック等からなる基板に印刷等の手段によって複数の抵抗
体を形成すると共に、所定の電極を形成した上で、この
基板に入出力端子を装着して、該各端子をはんだ付けし
て基板の部分を樹脂で封止することにより製造されるよ
うになっている。そして、前述したはんだ付け作業を自
動的に、しかも効率良く行うために、基板をはんだ液槽
にデツピングする方法は従来から用いられている。
ック等からなる基板に印刷等の手段によって複数の抵抗
体を形成すると共に、所定の電極を形成した上で、この
基板に入出力端子を装着して、該各端子をはんだ付けし
て基板の部分を樹脂で封止することにより製造されるよ
うになっている。そして、前述したはんだ付け作業を自
動的に、しかも効率良く行うために、基板をはんだ液槽
にデツピングする方法は従来から用いられている。
即ち、端子の先端にクリップ部を形成して、このクリッ
プ部によって基板に挟み込んで連結するようになし、こ
のようにして形成したワークを適宜の支持部材にチャッ
ク等の手段により支持させて、はんだ槽にデツピングさ
せるようにしている。ここで、はんだは基板のうち端子
を取付けた部分だけに付着させるようになし、この端子
取付け部具外の部分にははんだが残らないようにする必
要がある。このように余分なはんだの付着を防止するた
めに、従来技術によるはんだ付け方法にあっては、ワー
クをその基板が下方に向くようにして鉛直状態に支持さ
せて、はんだ液面に対して直交する方向でデツピングさ
せて、それから引き上げるときに余分ははんだを基板の
表面に沿って流下させて、はんだ液槽の内部に戻すよう
にしている。このように、ワークを鉛直状態にしてはん
だ槽から引きあげるようにすることによってはんだの流
下を促進するようにしていた。
プ部によって基板に挟み込んで連結するようになし、こ
のようにして形成したワークを適宜の支持部材にチャッ
ク等の手段により支持させて、はんだ槽にデツピングさ
せるようにしている。ここで、はんだは基板のうち端子
を取付けた部分だけに付着させるようになし、この端子
取付け部具外の部分にははんだが残らないようにする必
要がある。このように余分なはんだの付着を防止するた
めに、従来技術によるはんだ付け方法にあっては、ワー
クをその基板が下方に向くようにして鉛直状態に支持さ
せて、はんだ液面に対して直交する方向でデツピングさ
せて、それから引き上げるときに余分ははんだを基板の
表面に沿って流下させて、はんだ液槽の内部に戻すよう
にしている。このように、ワークを鉛直状態にしてはん
だ槽から引きあげるようにすることによってはんだの流
下を促進するようにしていた。
[発明が解決しようとする問題点1
ところで、前述したように、はんだ液槽にワークをデツ
ピングすることによりはんだ付けを行う方法にあっては
、基板に装着される複数の端子の相互の間隔が大きい場
合には格別問題となることはないが、該端子間のピッチ
間隔が短い場合には、ワークをはんだ液槽から引き上げ
たときに、端子間の部分のはんだ液の液切れが悪く、当
該部位にはんだ液が滞留して残ることがある。
ピングすることによりはんだ付けを行う方法にあっては
、基板に装着される複数の端子の相互の間隔が大きい場
合には格別問題となることはないが、該端子間のピッチ
間隔が短い場合には、ワークをはんだ液槽から引き上げ
たときに、端子間の部分のはんだ液の液切れが悪く、当
該部位にはんだ液が滞留して残ることがある。
而して、近年においては、電子部品の小型化の要請が強
く、かかる要請に応じるために、前述した基板に形成さ
れる抵抗体及び該基板に装着される端子間のピッチ間隔
を狭くするようにしている。そして、このように端子間
の間隔を短くした場合には、前述した如く、端子間にお
けるはんだ液の液切れが悪くなり、当該端子間にはんだ
が架は渡された状態に残存する不良品の発生頻度が高く
なる。而して、このような不良品のワークは、手作業に
より余分なはんだの除去を行う必要があり、その作業が
極めて困難で面倒であるという不都合がある。
く、かかる要請に応じるために、前述した基板に形成さ
れる抵抗体及び該基板に装着される端子間のピッチ間隔
を狭くするようにしている。そして、このように端子間
の間隔を短くした場合には、前述した如く、端子間にお
けるはんだ液の液切れが悪くなり、当該端子間にはんだ
が架は渡された状態に残存する不良品の発生頻度が高く
なる。而して、このような不良品のワークは、手作業に
より余分なはんだの除去を行う必要があり、その作業が
極めて困難で面倒であるという不都合がある。
ここで、ワークをはんだ液槽にデツピングした後におい
て、それを引き上げるときに、通常は、余分なはんだは
基板の垂直面に沿って下降して、はんだ液槽内に戻され
るが、このはんだは粘度が高く、また基板には所定の厚
みがあるために、基板を鉛直状態に支持していたのでは
、この厚みを形成する端面部分にはんだが滞留し易くな
り、端子間のピッチ間隔が短いと、このようにして滞留
したはんだが相互に接触する程度にまで残存してしまう
ものである0本発明はこの点に着目してなされたもので
、その目的とするところは、基板における不必要な部分
にはんだが付着したまま残るのを確実に防止することが
できるはんだ付け方法を提供することにある。
て、それを引き上げるときに、通常は、余分なはんだは
基板の垂直面に沿って下降して、はんだ液槽内に戻され
るが、このはんだは粘度が高く、また基板には所定の厚
みがあるために、基板を鉛直状態に支持していたのでは
、この厚みを形成する端面部分にはんだが滞留し易くな
り、端子間のピッチ間隔が短いと、このようにして滞留
したはんだが相互に接触する程度にまで残存してしまう
ものである0本発明はこの点に着目してなされたもので
、その目的とするところは、基板における不必要な部分
にはんだが付着したまま残るのを確実に防止することが
できるはんだ付け方法を提供することにある。
E問題点を解決するための手段]
前述した目的を達成するために、本発明は、電子部品を
はんだ液槽の液面に対して鉛直な方向から所定角度傾け
た状態にしてデツピングさせるようにしたことをその特
徴とするものである。
はんだ液槽の液面に対して鉛直な方向から所定角度傾け
た状態にしてデツピングさせるようにしたことをその特
徴とするものである。
[作用1
電子部品を傾けた状態ではんだ液槽にデツピングさせる
ようにすることにより、基板が斜めになるので、該基板
における端子を取付けた端面部分が傾いた状態で引き上
げられることになる。このために、その引き一ヒげ時に
、当該端面部分に付着したはんだ液がその傾斜に沿って
流下して円滑に除去されることになる。
ようにすることにより、基板が斜めになるので、該基板
における端子を取付けた端面部分が傾いた状態で引き上
げられることになる。このために、その引き一ヒげ時に
、当該端面部分に付着したはんだ液がその傾斜に沿って
流下して円滑に除去されることになる。
この場合において、前述した端面部分のはんだ液の流下
を円滑に行わせるためには、電子部品の傾斜角度を大き
くすればよいが、この傾斜角度をあまり大きくすると、
基板の表面におけるはんだ液の流下速度が低下すると共
に、電子部品を支持するための支持部材がはんだ液面と
接触するおそれがあるという不都合があるために、該電
子部品の傾斜角度は10〜30°程度とすることが好ま
しい。
を円滑に行わせるためには、電子部品の傾斜角度を大き
くすればよいが、この傾斜角度をあまり大きくすると、
基板の表面におけるはんだ液の流下速度が低下すると共
に、電子部品を支持するための支持部材がはんだ液面と
接触するおそれがあるという不都合があるために、該電
子部品の傾斜角度は10〜30°程度とすることが好ま
しい。
【実施例1
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
本実施例においては、ネットワーク抵抗器をワークとし
、該ワークにはんだ付けを行う方法について説明する。
、該ワークにはんだ付けを行う方法について説明する。
而して、ワーク1は、第4図に示したように、セラミッ
クからなる基板2の表面に複数の抵抗体3をカーボン印
刷等の手段で形成されている。また、該抵抗体3と並ん
で電極4が形成されると共に、該電極4からの配線5が
各抵抗体3と接続するように引き廻されている。さらに
、各抵抗体3には端子接続部6が設けられており、これ
ら電極4 、配線5及び端子接続部6は銀印刷等の手段
で形成されるようになっている。そして、各抵抗体3及
び電極4にはそれぞれ端子7が連結されるようになって
おり、この端子7の先端部にはU字状のクリップ部7a
が形成されて、このクリップ部7aによって基板2を挟
むようにして装着され、該クリップ部7aが端子接続部
6に当接せしめられるようになっている。さらに、該各
端子7ははんだ付けにより基板2に抵抗体3及び電極4
と電気的に接続された状態にして固定されて、基板2の
全体を樹脂8で封止することによってネットワーク抵抗
器が形成される。
クからなる基板2の表面に複数の抵抗体3をカーボン印
刷等の手段で形成されている。また、該抵抗体3と並ん
で電極4が形成されると共に、該電極4からの配線5が
各抵抗体3と接続するように引き廻されている。さらに
、各抵抗体3には端子接続部6が設けられており、これ
ら電極4 、配線5及び端子接続部6は銀印刷等の手段
で形成されるようになっている。そして、各抵抗体3及
び電極4にはそれぞれ端子7が連結されるようになって
おり、この端子7の先端部にはU字状のクリップ部7a
が形成されて、このクリップ部7aによって基板2を挟
むようにして装着され、該クリップ部7aが端子接続部
6に当接せしめられるようになっている。さらに、該各
端子7ははんだ付けにより基板2に抵抗体3及び電極4
と電気的に接続された状態にして固定されて、基板2の
全体を樹脂8で封止することによってネットワーク抵抗
器が形成される。
前述したネットワーク抵抗器の製造工程において、端子
7のはんだ付けははんだ液を貯留したはんだ液槽にワー
クlをデツピングすることにより行われるようになつ【
おり、このために、第1図に示したように、ワーク1を
その基板2が丁ガとなるように吊Fした状態に支持する
支持部材10が設けられている。該支持部材10には、
その下面にワークlの端子7を収納するスリット溝11
が切設されており、また支持部材10の側面にはL字状
のワーク押え12が軸13に揺動可能に装着されており
、該ワーク押え12には図示しないばねによって、ワー
・りlが支持部材10に装着されたときに。
7のはんだ付けははんだ液を貯留したはんだ液槽にワー
クlをデツピングすることにより行われるようになつ【
おり、このために、第1図に示したように、ワーク1を
その基板2が丁ガとなるように吊Fした状態に支持する
支持部材10が設けられている。該支持部材10には、
その下面にワークlの端子7を収納するスリット溝11
が切設されており、また支持部材10の側面にはL字状
のワーク押え12が軸13に揺動可能に装着されており
、該ワーク押え12には図示しないばねによって、ワー
・りlが支持部材10に装着されたときに。
該ワーク1の端子7に当接する方向に押圧されて、該端
子7を支持するようになっている。ここで、支持部材1
0に形成されたスリット溝11は所定の溝@bと深さd
とを有し、ワークlが装着されたときに、該スリット溝
11の溝幅すと深さdとによって定まる角度0だけ鉛直
状態から傾斜した状態にして支持されるようになってい
る。そして、支持部材10には、シリンダ、送りねじ等
の昇降手段(図示せず)が装着されており、この昇降手
段によってワーク1を傾斜角θだけ傾斜させたままの状
態で垂直方向に昇降させることができるようになってい
る。
子7を支持するようになっている。ここで、支持部材1
0に形成されたスリット溝11は所定の溝@bと深さd
とを有し、ワークlが装着されたときに、該スリット溝
11の溝幅すと深さdとによって定まる角度0だけ鉛直
状態から傾斜した状態にして支持されるようになってい
る。そして、支持部材10には、シリンダ、送りねじ等
の昇降手段(図示せず)が装着されており、この昇降手
段によってワーク1を傾斜角θだけ傾斜させたままの状
態で垂直方向に昇降させることができるようになってい
る。
はんだ付けを行うための装置は前述したように構成され
るもので、次にこの装置を使用してワ〜〃lにはんだ付
けを行う方法について説明する。
るもので、次にこの装置を使用してワ〜〃lにはんだ付
けを行う方法について説明する。
而して、ワーク1を角度θ傾斜させた状態に装着した支
持部材10を昇降手段により垂直方向に下降させて、第
2図に示したように、はんだ液20を貯留するはんだ液
槽21にワーク1を基板2の全体から端子7のクリップ
部7aをはんだ液20にデツピングさせる。然る後に、
支持部材10を上昇させるが、この支持部材10の上昇
は可及的に低速で行うようにする。これにより、基板2
のうち、端子7が連結された部分にはんだ液は残るが、
他の部分に付着したはんだ液は基板2の表面に沿って流
下して、はんだ液槽21に戻される。
持部材10を昇降手段により垂直方向に下降させて、第
2図に示したように、はんだ液20を貯留するはんだ液
槽21にワーク1を基板2の全体から端子7のクリップ
部7aをはんだ液20にデツピングさせる。然る後に、
支持部材10を上昇させるが、この支持部材10の上昇
は可及的に低速で行うようにする。これにより、基板2
のうち、端子7が連結された部分にはんだ液は残るが、
他の部分に付着したはんだ液は基板2の表面に沿って流
下して、はんだ液槽21に戻される。
而して、ワーク1の小型化を図るために、基板2に装着
される端子7のピッチ間隔を短くすると、相隣接する端
子7,7間にはんだ液が滞留することになるが、基板2
は傾斜した状態ではんだ液槽21から引き上げられるの
で、この端子7,7間のはんだ液の液切れが良好となっ
て 当該部位から円滑に流れ出して、基板2の表面に沿
って流下してはんだ液槽21に戻されることになり、端
子7.7間に余分なはんだが滞留することはない。
される端子7のピッチ間隔を短くすると、相隣接する端
子7,7間にはんだ液が滞留することになるが、基板2
は傾斜した状態ではんだ液槽21から引き上げられるの
で、この端子7,7間のはんだ液の液切れが良好となっ
て 当該部位から円滑に流れ出して、基板2の表面に沿
って流下してはんだ液槽21に戻されることになり、端
子7.7間に余分なはんだが滞留することはない。
なお、前述した如く、端子7.7間のピッチ間隔が短い
場合には、ワーク1を傾斜させた状態Cはんだ液槽21
にデツピングさせることが特に有利ではあるが、基板2
における端子7の取付け端面部分からのはんだ液の除去
を円滑かつ迅速に行うという観点からは、端子間のピッ
チ間隔の長短とは無関係に本発明の方法を用いることが
できる。
場合には、ワーク1を傾斜させた状態Cはんだ液槽21
にデツピングさせることが特に有利ではあるが、基板2
における端子7の取付け端面部分からのはんだ液の除去
を円滑かつ迅速に行うという観点からは、端子間のピッ
チ間隔の長短とは無関係に本発明の方法を用いることが
できる。
ここで、支持部材10によるワーク1の傾斜角0は、前
述した端子7,7間のはんだの流出を円滑に行わせて、
不良品の発生率を低くするためには、大きくする方が好
ましいが、この傾斜角0をあまり大きくすると、はんだ
液の基板2の表面に沿って流下する速度が低下すると共
に、支持部材10の構成部材がはんだ液20の液面に接
触するおそれがあり、このようにはんだ液20の液面に
支持部材lOが接触すると、はんだ液20の劣化を招く
ことになるので、ワークlの傾斜角θをあまり大きくす
ることは実際上困難である。
述した端子7,7間のはんだの流出を円滑に行わせて、
不良品の発生率を低くするためには、大きくする方が好
ましいが、この傾斜角0をあまり大きくすると、はんだ
液の基板2の表面に沿って流下する速度が低下すると共
に、支持部材10の構成部材がはんだ液20の液面に接
触するおそれがあり、このようにはんだ液20の液面に
支持部材lOが接触すると、はんだ液20の劣化を招く
ことになるので、ワークlの傾斜角θをあまり大きくす
ることは実際上困難である。
そこで、ワーク1の傾斜角θと不良品発生率との関係は
1本発明者による実験の結果、第3図に示したようにな
る。同図から明らかなように、傾斜角θを1θ〜30°
の範囲とすれば、不良品の発生率が著しく低下して製品
の歩留が向上し、しかも効率的にはんだ付け作業を行う
ことができ、さらにワーク1の支持部材lOをはんだ液
面に接触させないように構成することも容易である等の
点から好ましい。また、このようにlθ〜306程度ワ
ークを傾斜させても、はんだの流下速度が格別遅くなる
ことはない。
1本発明者による実験の結果、第3図に示したようにな
る。同図から明らかなように、傾斜角θを1θ〜30°
の範囲とすれば、不良品の発生率が著しく低下して製品
の歩留が向上し、しかも効率的にはんだ付け作業を行う
ことができ、さらにワーク1の支持部材lOをはんだ液
面に接触させないように構成することも容易である等の
点から好ましい。また、このようにlθ〜306程度ワ
ークを傾斜させても、はんだの流下速度が格別遅くなる
ことはない。
[発明の効果1
以上詳述した如く、本発明によれば、電子部品を所定角
度傾斜させた状態にしてはんだ液槽にデツピングするこ
とにより、該電子部品における基板と端子との接続部に
はんだ付けを行うようにしたので、たとえ端子間のピッ
チ間隔が短い場合であっても、端子間にはんだが滞留す
るのを防止することができるようになり、不良品の発生
が少なくなり、製品の歩留の向上を図ることができるよ
うになる。
度傾斜させた状態にしてはんだ液槽にデツピングするこ
とにより、該電子部品における基板と端子との接続部に
はんだ付けを行うようにしたので、たとえ端子間のピッ
チ間隔が短い場合であっても、端子間にはんだが滞留す
るのを防止することができるようになり、不良品の発生
が少なくなり、製品の歩留の向上を図ることができるよ
うになる。
第1図は本発明の方法を実施するための装置構成の一例
を示す説明図、第2図は装置の作動状態を示す説明図、
第3図はワークの傾斜角と不良品の発生率との関係を示
す線図、第4図はワークの外観図である。 1 :ワーク、2 :基板、3:抵抗体、4:電極、7
:端子、10:支持部材、20:はんだ液、21:は
んだ液槽。 傾斜角θ−
を示す説明図、第2図は装置の作動状態を示す説明図、
第3図はワークの傾斜角と不良品の発生率との関係を示
す線図、第4図はワークの外観図である。 1 :ワーク、2 :基板、3:抵抗体、4:電極、7
:端子、10:支持部材、20:はんだ液、21:は
んだ液槽。 傾斜角θ−
Claims (2)
- (1)基板と、該基板に連結した複数の端子とを有する
電子部品をはんだ液槽にデッピングさせることによって
はんだ付けを行う方法において、前記電子部品をはんだ
液槽の液面に対して鉛直となる方向から所定角度傾けた
状態でデッピングさせるようにしたことを特徴とする電
子部品のはんだ付け方法。 - (2)前記電子部品の傾斜角度を10〜30°としたこ
とを特徴とする特許請求の範囲第(1)項記載の電子部
品のはんだ付け方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11893487A JPS63284803A (ja) | 1987-05-18 | 1987-05-18 | 電子部品のはんだ付け方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11893487A JPS63284803A (ja) | 1987-05-18 | 1987-05-18 | 電子部品のはんだ付け方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63284803A true JPS63284803A (ja) | 1988-11-22 |
Family
ID=14748839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11893487A Pending JPS63284803A (ja) | 1987-05-18 | 1987-05-18 | 電子部品のはんだ付け方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63284803A (ja) |
-
1987
- 1987-05-18 JP JP11893487A patent/JPS63284803A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69317033T2 (de) | Verfahren zum Bilden eines Lotfilms | |
US5645707A (en) | Bonding method for chip-type electronic parts | |
JPH01143209A (ja) | 電子部品チップ保持治具および電子部品チップのメタライズ面への金属コーティング方法 | |
US4657172A (en) | Apparatus and method of solder coating integrated circuit leads | |
JPS63284803A (ja) | 電子部品のはんだ付け方法 | |
JPS6345813A (ja) | 電子部品の電極形成方法 | |
JPH0331785B2 (ja) | ||
JP2007154260A (ja) | 鉛フリーめっき皮膜の形成方法 | |
USH54H (en) | Soldering external leads to film circuits | |
JP2008294180A (ja) | リード線付き電子部品、及び該リード線付き電子部品の製造方法 | |
JP3191684B2 (ja) | 電気めっきリードを有する半導体素子の製造方法 | |
DE2346992C3 (de) | Verfahren und Vorrichtung zum Tauchlöten von Trägerplättchen mit kleinen elektrischen Bauteilen | |
CN217895785U (zh) | 夹具、引线挂镀装置、引线电镀系统、镀金引线 | |
US6924440B2 (en) | Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board | |
JPH0356031Y2 (ja) | ||
JPH087642Y2 (ja) | リードの半田メッキ装置 | |
JPH02156695A (ja) | プリント基板のディップ方法 | |
JPH0385750A (ja) | 半導体装置およびその実装方法 | |
JPH01157763A (ja) | 電子部品リードの予備半田付け装置 | |
EP0386709A2 (de) | Edelmetallfreie Chipleiterbrücke und Verfahren zu ihrer Herstellung | |
JPH01144698A (ja) | 混成集積回路装置の製造方法とその装置 | |
JPH04297091A (ja) | 半田コートプリント回路基板とその製造方法 | |
JP2712344B2 (ja) | 角形電子部品の製造方法 | |
JPH05190729A (ja) | 半導体装置 | |
JP2005136159A (ja) | 表面実装部品並びにその製造方法及び装置 |