JPS6328131A - スリツプ位相制御pplによる周波数制御装置 - Google Patents
スリツプ位相制御pplによる周波数制御装置Info
- Publication number
- JPS6328131A JPS6328131A JP61172323A JP17232386A JPS6328131A JP S6328131 A JPS6328131 A JP S6328131A JP 61172323 A JP61172323 A JP 61172323A JP 17232386 A JP17232386 A JP 17232386A JP S6328131 A JPS6328131 A JP S6328131A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- period
- control
- saw
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 235000019227 E-number Nutrition 0.000 description 1
- 239000004243 E-number Substances 0.000 description 1
- 241000233866 Fungi Species 0.000 description 1
- 241001646071 Prioneris Species 0.000 description 1
- 238000010009 beating Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の利用分野)
本発明は、無線送信るるいは受信装置において1周波数
を微細に制御する装置に関する。
を微細に制御する装置に関する。
(従来の技術)
従来のこの種装置では、第4図のように、比較周波数f
Rと、電圧制御発振器(V CO)の出力周波数FOを
n (nは正の整数ン分周したものを位相比較器で比較
検波し、その位相差が一定値となる様にvCOに帰還制
御てれているため。
Rと、電圧制御発振器(V CO)の出力周波数FOを
n (nは正の整数ン分周したものを位相比較器で比較
検波し、その位相差が一定値となる様にvCOに帰還制
御てれているため。
”=In 、’、F6=n、fB ・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・(1
)となり、 VCOの出力周波数Foは比較周波数への
1倍つまり整数倍でるることから2周波数を微細にコン
トロールするには、nを犬キ<、比較周波数fRを小さ
くする必要がるり、従って周e数が安定するまでに時間
がかかる欠点がろった。
・・・・・・・・・・・・・・・・・・・・・・・(1
)となり、 VCOの出力周波数Foは比較周波数への
1倍つまり整数倍でるることから2周波数を微細にコン
トロールするには、nを犬キ<、比較周波数fRを小さ
くする必要がるり、従って周e数が安定するまでに時間
がかかる欠点がろった。
又、第5図のような周波数合成装置(特開昭5l−60
148)が知られティるが、vcoノ出力から選択的に
1サイクルを信号消去する方式の為。
148)が知られティるが、vcoノ出力から選択的に
1サイクルを信号消去する方式の為。
IGHz を越すような高い周波数では実現しにくいと
いう難点がめった。
いう難点がめった。
また、ゼロ周波数から比較周波数以内で周波数を高くす
る方向でなければ制御できない等の欠点があった。
る方向でなければ制御できない等の欠点があった。
(発明が解決すべき問題点)
不発明の目的は、上述した従来装置の問題点を解決せん
とするものであって、2係数グリスケーラを使用しなけ
れば可変分周が不可能となるような高い周波数域でも微
小周波数の制御が可能であジ、グラスにもまたマイナス
にも周波数のコントロールが高精度に可能な周波数制御
装置を提供することにある。
とするものであって、2係数グリスケーラを使用しなけ
れば可変分周が不可能となるような高い周波数域でも微
小周波数の制御が可能であジ、グラスにもまたマイナス
にも周波数のコントロールが高精度に可能な周波数制御
装置を提供することにある。
(問題点を解決するための手段)
本発明は、前述便来装置の問題点を解決するため、比較
周波数faと、 VCOの出力周波数F。
周波数faと、 VCOの出力周波数F。
をn分周(nは正の整数)したものを位相比較器で比較
検波し、その位相差が一定値となるようにVCoに帰還
をかけたPLL回路において。
検波し、その位相差が一定値となるようにVCoに帰還
をかけたPLL回路において。
周期T (T≧1/7R)ごとにn分周を(n + q
)分周(qNO正又は負の整数)に切替え、また周期T
なる鋸歯状波を位相比較器の出力に加え(または減じ)
ることで、比較周波数を低くすることなく微細な周波数
までコントロール出来るようにしたものでるる。
)分周(qNO正又は負の整数)に切替え、また周期T
なる鋸歯状波を位相比較器の出力に加え(または減じ)
ることで、比較周波数を低くすることなく微細な周波数
までコントロール出来るようにしたものでるる。
(実施例)
以下図面に示す本発明の一実施例につき詳説する。
第1図は本発明の実施例で、■はPLLに依る周波数制
御装置で、11のVCO、L 2の2係数プリスケーラ
(分周数2Mおよび2M+1の切替)、13のMbit
スワロ−カウンタ、14のNb1t メインカウ
ンタ、15の位相比較器、16の低域フィルタおよび比
較周波数信号fRから構成式れる。
御装置で、11のVCO、L 2の2係数プリスケーラ
(分周数2Mおよび2M+1の切替)、13のMbit
スワロ−カウンタ、14のNb1t メインカウ
ンタ、15の位相比較器、16の低域フィルタおよび比
較周波数信号fRから構成式れる。
2は鋸歯状波発生器で、21の補数切替回路。
22のLbi tデジタル加算器、23のLbit
ラッチ、24のLbit D/A変換器から構成される
。
ラッチ、24のLbit D/A変換器から構成される
。
31および32はそれぞれMbit、Nb1tのデジタ
ル加算器、FoはVCOII の出力周波数、t。
ル加算器、FoはVCOII の出力周波数、t。
m、nは出力周波数FO設定のための設定数値。
Coは+/−制御信号+ C11c2 は加(減)算
のためのキャリー信号、 A L 、 B L 、 A
M 、 BM IAN、’+肢fズデンタフル加算器2
2,31.32の入力数値、 XL 、 XM 。
のためのキャリー信号、 A L 、 B L 、 A
M 、 BM IAN、’+肢fズデンタフル加算器2
2,31.32の入力数値、 XL 、 XM 。
XNはデジタル加算器22,31.32の出力数値。
STはストローブ信号でるる。
つき′に動作でろるが、1のPLLに依る周波数制御は
、2係数グリスケーラ12とスワロ−カウンター3を使
用した一般的なPLL回路で。
、2係数グリスケーラ12とスワロ−カウンター3を使
用した一般的なPLL回路で。
入力数XM、XN K依92M+1分周をXM回、2
M分周をXN−XM 回行うことから F o =(XM 、−(2M+1) + (XN
XM) ’−2M〕、 ・f R= (XN ? 2M
+Xyt)・fR・・・・・・・・・・・−・・・・・
・・・・・・・・・・(2となる。
M分周をXN−XM 回行うことから F o =(XM 、−(2M+1) + (XN
XM) ’−2M〕、 ・f R= (XN ? 2M
+Xyt)・fR・・・・・・・・・・・−・・・・・
・・・・・・・・・・(2となる。
一万、鋸菌状波発生器2でニ、十/−制御信号Co=O
つまり子制御の場合、補数切替回路21では入力数値り
を七のまま出力に伝える。つまり BL=t・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・−・・・・・・・・・・
・・・・・・・・・・・(3)また、デジタル加算器2
2では入力数ALとBt。
つまり子制御の場合、補数切替回路21では入力数値り
を七のまま出力に伝える。つまり BL=t・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・−・・・・・・・・・・
・・・・・・・・・・・(3)また、デジタル加算器2
2では入力数ALとBt。
とCOを加算し、出力XLをラッチ23に入れ。
ストローブ信号STに依9ランチし、う、チ23の出力
At、をデジタル加算器22に帰還しているごとから数
値積分器を構成している。
At、をデジタル加算器22に帰還しているごとから数
値積分器を構成している。
AL(を片XL(t−r)・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・(滲Xt、 (t)=A L(t)+B t、
十C。
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・(滲Xt、 (t)=A L(t)+B t、
十C。
=Xt、(を−τ) +L=XL(t−2つ+2・t=
−7・t・・・・・・・・・・・・・・・・・四・・・
・・・曲・曲・・・・四囲・・・(5>但し、τ=1/
7R・・曲・・・叩四囲・・曲・・・・四囲・・・・・
曲・・・(6)でτはストローブ信号STの周期時間で
るる。
−7・t・・・・・・・・・・・・・・・・・四・・・
・・・曲・曲・・・・四囲・・・(5>但し、τ=1/
7R・・曲・・・叩四囲・・曲・・・・四囲・・・・・
曲・・・(6)でτはストローブ信号STの周期時間で
るる。
デジタル加算器22はLb i tの加算器でるるから
、第2図(a)のごとく加算結果が2L を越すとと
(周期Tごと)にオーバーフローし、キャリー信号C1
がハイレベルとなる。また、加算結果のLbit分をD
/ A i換器24に入力する為。
、第2図(a)のごとく加算結果が2L を越すとと
(周期Tごと)にオーバーフローし、キャリー信号C1
がハイレベルとなる。また、加算結果のLbit分をD
/ A i換器24に入力する為。
D/A変羨器24の出力波形は第2図すの如く鋸歯状波
となる。
となる。
オーバーフロー周期Tは
匹
T=−×r・・・・・・・・・・・・・・・・・・叩・
・・・・・・曲・・・・・・・・・・曲・・・・・・(
7)でるる。
・・・・・・曲・・・・・・・・・・曲・・・・・・(
7)でるる。
同様に+/−制御信号Co = 1つ′!シフ−御の場
合、補数切替回路21では BL=2L−1−1・・曲・曲・・・曲面・・叩・・・
・・聞・・・曲・(8)なる変換を行う。従って。
合、補数切替回路21では BL=2L−1−1・・曲・曲・・・曲面・・叩・・・
・・聞・・・曲・(8)なる変換を行う。従って。
X L(t)=A t、(t)+B L+CO=A i
、(t)−1+2 L=XL(t−リ−1+2L=Xj
(t−2つ−2・t+2・2L =÷(2L−1)・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・曲・・・(9)
となる。
、(t)−1+2 L=XL(t−リ−1+2L=Xj
(t−2つ−2・t+2・2L =÷(2L−1)・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・曲・・・(9)
となる。
上記(9)式はオーバーフロー信号c1が常時ハイレベ
ルで、ときどき信号CIがローレベルとなることを示し
ており、信号clがローレベルとなることを減算時のア
ンダー70−信号と考えれば XLCt片、t・・・・・・・・・・・・・・・・・・
・曲・・・曲面・四囲曲面(9) ’となり、D/A変
換器24の出力波形は第3図(b)の如き鋸歯状波とな
る。また、アンダーフロー周期T’は T・=2−L・・ ・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・αりである。
ルで、ときどき信号CIがローレベルとなることを示し
ており、信号clがローレベルとなることを減算時のア
ンダー70−信号と考えれば XLCt片、t・・・・・・・・・・・・・・・・・・
・曲・・・曲面・四囲曲面(9) ’となり、D/A変
換器24の出力波形は第3図(b)の如き鋸歯状波とな
る。また、アンダーフロー周期T’は T・=2−L・・ ・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・αりである。
+/−制御信号Co=O(+制御)の場合、デジタル加
算器312よび32では。
算器312よび32では。
AM:O、AN:O・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・αηとし、 (M+N) b i tの加算
器を構成する。
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・αηとし、 (M+N) b i tの加算
器を構成する。
従って、キャリー信号C1がハイレベルの場合、数値q
とし、信号C1がローレベルの場合は数値Oとすること
で XN・2 M+Xyr= n・2 M十m+ q−Cl
・・・・・・・・・・・・・・・・・・・・・(2
)となり1周期Tで1回C+=1 (ハイレペルン
。
とし、信号C1がローレベルの場合は数値Oとすること
で XN・2 M+Xyr= n・2 M十m+ q−Cl
・・・・・・・・・・・・・・・・・・・・・(2
)となり1周期Tで1回C+=1 (ハイレペルン
。
σ、、−1)回Ct=O(ローレベル)となることから
平均値は XN・2M+XM=n・2M+m+q−〒 ・・・・・
・・・・・・・・・・四となる。さらに(7)式により XN−2M+Xyt=n・2M+m+q−1−2 L
−・−α◆となる。従って0式より Fo= (n ・2M+m+q−1・2 L) ・f
a −−ORとなる。
平均値は XN・2M+XM=n・2M+m+q−〒 ・・・・・
・・・・・・・・・・四となる。さらに(7)式により XN−2M+Xyt=n・2M+m+q−1−2 L
−・−α◆となる。従って0式より Fo= (n ・2M+m+q−1・2 L) ・f
a −−ORとなる。
位相比較器15では、比較周波数Inで、VCoilの
出力Foを(n ・2M+m)分周している間に L互ユ2fR・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・αηn・2M十m =2πX−」し−一(r a d)・・・・・・・・・
・・・・・・・・・・・曲・・・・・・(財)n・2M
+m なる位相スリップが発生する。
出力Foを(n ・2M+m)分周している間に L互ユ2fR・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・αηn・2M十m =2πX−」し−一(r a d)・・・・・・・・・
・・・・・・・・・・・曲・・・・・・(財)n・2M
+m なる位相スリップが発生する。
また+ (n・2M+m+q)分周した場合の位相シ
フト J閾[θ U θ=−2に×−ニー−(r a d)・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・四n・
2M十m でるる。
フト J閾[θ U θ=−2に×−ニー−(r a d)・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・四n・
2M十m でるる。
促って位相比較器15の出力波形は第2図(Qの如くな
る。
る。
ここでD/A変換器24の出力波形(第2図(b))と
位相比較器15の出力波形(第2図(C))が打消し合
う様に低域フィルタ16に加えることに依、9VCO1
1へは直流電圧分のみが伝達されるため、安定したスリ
ップ位相制卸が可能となる。
位相比較器15の出力波形(第2図(C))が打消し合
う様に低域フィルタ16に加えることに依、9VCO1
1へは直流電圧分のみが伝達されるため、安定したスリ
ップ位相制卸が可能となる。
同様に+/−制御信号Co=1 (−制御)の場合に
。
。
AM=2M−q−1、AN=2N−1・・・・・・・・
・・・・・・・・・・・・・・・・四とすることで Fo= (n ・2M+m−q−L・2 L) ・f
a −−−G!1)時間Tでの位相スリップtグは l=−2r ×−−ニーーー(r a d)・・・・・
・・・・・・・・・・・・・・・・・・・・・・(4)
n・2M+m (n・2M+m−q)分周時の位相シフト量θはθ=2
K” ”(rad)・・・・・・・・・・・・・・
・・・・・・・・・・・・・に)n・2M十m となり1位相比較器15の出力波形(第3図(C))お
よびD /’A変侠器24の出力波形(第3図(b))
は子制御の場仕と同様低域フィルタ16に打消し合う碌
に加えられることになり、安定したスリップ位相制御が
可能となる。
・・・・・・・・・・・・・・・・四とすることで Fo= (n ・2M+m−q−L・2 L) ・f
a −−−G!1)時間Tでの位相スリップtグは l=−2r ×−−ニーーー(r a d)・・・・・
・・・・・・・・・・・・・・・・・・・・・・(4)
n・2M+m (n・2M+m−q)分周時の位相シフト量θはθ=2
K” ”(rad)・・・・・・・・・・・・・・
・・・・・・・・・・・・・に)n・2M十m となり1位相比較器15の出力波形(第3図(C))お
よびD /’A変侠器24の出力波形(第3図(b))
は子制御の場仕と同様低域フィルタ16に打消し合う碌
に加えられることになり、安定したスリップ位相制御が
可能となる。
以上述べた本発明の制御方法ぽ、2係数プリメインカウ
ンタ14に+q分周シフト機能を持たせることに債すデ
ジタル加算器31.32 を省略することも可能であ
る。
ンタ14に+q分周シフト機能を持たせることに債すデ
ジタル加算器31.32 を省略することも可能であ
る。
(発明の効果)
以上説明したように、2係叙プリスケーラを使用しなけ
れば可変分周が不可能な高い層成数域でも微小周波数の
コントロールが可能でろジ。
れば可変分周が不可能な高い層成数域でも微小周波数の
コントロールが可能でろジ。
プラスにもマイナスにも周波数コントロールが可能であ
ることから、マルチチャネル無線送・受信機においてチ
ャネル切替速度を高速に保ったまま、温度変化等に依る
基準筒i数の誤差を微細に補正することが可能である。
ることから、マルチチャネル無線送・受信機においてチ
ャネル切替速度を高速に保ったまま、温度変化等に依る
基準筒i数の誤差を微細に補正することが可能である。
さらに、チャネル切替連関を従来方式より高速に出来る
等の利点がある。
等の利点がある。
第1図に本発明の一実施例を示すプロ、り回路図、第2
図及び第3図は纂1図のプロ、り回路の動作を説明する
ための動作成形図、第4図及び第5図は夫々従来の周阪
数制御装置を示すブロック回路図でるる。 1・・・PPLMij波数制御装置、2・・・鋸歯状波
発生器、11・・・電圧制御発振器、12・・・2係数
グリスケーラ、13・・・スワロ−カウンタ、14・・
メインカウンタ、15・・・位相比較器、16・・・低
域フィルタ。
図及び第3図は纂1図のプロ、り回路の動作を説明する
ための動作成形図、第4図及び第5図は夫々従来の周阪
数制御装置を示すブロック回路図でるる。 1・・・PPLMij波数制御装置、2・・・鋸歯状波
発生器、11・・・電圧制御発振器、12・・・2係数
グリスケーラ、13・・・スワロ−カウンタ、14・・
メインカウンタ、15・・・位相比較器、16・・・低
域フィルタ。
Claims (1)
- 電圧制御発振器の出力を可変分周器でn(nは正の整数
)分周し、この分周出力と基準周波数との位相差を位相
比較器で検出し、その検出信号を低域フィルタを介して
前記電圧制御発振器に帰還するように構成されたPLL
に依る周波数制御装置において、周期Tごとに可変分周
数を(n+q)(q≠0の整数)分周し、周期Tの鋸歯
状波を発生する鋸歯状波発生器を備え、前記位相比較器
の出力のスリップ位相波形を打消すように前記鋸歯状波
発生器の出力を加算又は減算するより構成したことを特
徴とするスリップ位相制御PPLによる周波数制御装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61172323A JPS6328131A (ja) | 1986-07-22 | 1986-07-22 | スリツプ位相制御pplによる周波数制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61172323A JPS6328131A (ja) | 1986-07-22 | 1986-07-22 | スリツプ位相制御pplによる周波数制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6328131A true JPS6328131A (ja) | 1988-02-05 |
Family
ID=15939778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61172323A Pending JPS6328131A (ja) | 1986-07-22 | 1986-07-22 | スリツプ位相制御pplによる周波数制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6328131A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03139018A (ja) * | 1989-10-24 | 1991-06-13 | Japan Radio Co Ltd | 可変分周回路 |
JPH06338792A (ja) * | 1993-05-28 | 1994-12-06 | Nec Corp | Pll回路 |
US5511101A (en) * | 1993-09-22 | 1996-04-23 | Nec Corporation | Phase-locked loop synthesizer |
US5608354A (en) * | 1994-09-26 | 1997-03-04 | Nec Corporation | Phase-locked loop circuit obtaining the phase difference between time series pulse strings and a reference frequency |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58170226A (ja) * | 1982-03-19 | 1983-10-06 | エヌ・ベ−・フイリップス・フル−イランペンファブリケン | 周波数シンセサイザ |
-
1986
- 1986-07-22 JP JP61172323A patent/JPS6328131A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58170226A (ja) * | 1982-03-19 | 1983-10-06 | エヌ・ベ−・フイリップス・フル−イランペンファブリケン | 周波数シンセサイザ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03139018A (ja) * | 1989-10-24 | 1991-06-13 | Japan Radio Co Ltd | 可変分周回路 |
JPH06338792A (ja) * | 1993-05-28 | 1994-12-06 | Nec Corp | Pll回路 |
US5511101A (en) * | 1993-09-22 | 1996-04-23 | Nec Corporation | Phase-locked loop synthesizer |
US5608354A (en) * | 1994-09-26 | 1997-03-04 | Nec Corporation | Phase-locked loop circuit obtaining the phase difference between time series pulse strings and a reference frequency |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7283002B2 (en) | Phase locked loop with a modulator | |
JP2825045B2 (ja) | 周波数シンセサイザ | |
EP0740423B1 (en) | Digital phase-locked loop | |
EP1940018A1 (en) | Fm modulator | |
US5045813A (en) | Slip phase control PLL | |
CN110912637B (zh) | 一种时钟同步系统及方法 | |
GB2117199A (en) | Frequency synthesiser | |
JPS6328131A (ja) | スリツプ位相制御pplによる周波数制御装置 | |
US4970474A (en) | Analog/digital phase locked loop | |
JPH05199190A (ja) | シグマ・デルタ変換器の分割フィルタ及び同前を備えるデータ回線終端装置 | |
US5436628A (en) | Programmable frequency timing generator with phase adjust | |
JPH01103312A (ja) | 符号相関装置 | |
GB2239115A (en) | Direct dividing frequency synthesiser | |
US20050036580A1 (en) | Programmable phase-locked loop fractional-N frequency synthesizer | |
SU734889A1 (ru) | Устройство фазировани | |
RU63996U1 (ru) | Цифровой синтезатор частот с частотной модуляцией | |
JP3019434B2 (ja) | 周波数シンセサイザ | |
JPH0955646A (ja) | パルス幅変調装置 | |
JPS58168333A (ja) | 位相同期ル−プ回路の位相比較方式 | |
JPH08316867A (ja) | 可変分周回路 | |
RU2126587C1 (ru) | Устройство автоматической подстройки девиации частоты | |
JPS6014532B2 (ja) | 周波数シンセサイザの周波数設定装置 | |
SU995261A1 (ru) | Цифровой синтезатор частот | |
JPH03135112A (ja) | スリップ位相制御pll | |
SU569001A1 (ru) | Управл емый цифровой делитель частоты дл систем фазовой автоподстройки частоты |