JPS63278242A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明では、ウェｌ＼−上に平坦化処理工程後の半導体
装置の表面の平坦度を検査するためのテストパターンを
設けており、平坦度を検査するときには該テストパター
ンを電子ビームで走査する。

テストパターンからはその平坦度に対応した反射電子又
は二次電子のレベル信号が生成するので、該平坦度を定
量的に測定することができる。これにより平坦性の良否
を容易にかつ高精度に判定することができるので、例え
ば以後の電極配線工程の処理条件に反映して高信頼性か
つ高性能の半導体デバイスを作成することができる。

〔産業上の利用分野〕

本発明は半導体装置およびその表面の平坦度を検査する
方法に関するものであり、更に詳しく言えば多層配線に
おける平坦化工程後の表面の平坦度を検査することに関
するものである。

〔従来の技術〕

半導体装置の製造方法において、特に多層配線工程にお
いては、下層配線による段差の影響によって上層レジス
トのカバーレッジが悪化したり、あるいはパターン形状
が変形することおよび成長した配線材自体のカバーレッ
ジが悪くなることにより、上層配線の断線や部分的な細
りを招くことがある。

そこで従来よりレジスト等によるコントロールエツチン
グ方法、ＳＯＧ　（スピンオングラス）等による埋込み
方法、バイアススパッタによる５ｉ０２膜成長法等の平
坦化工程により下線配線の段差の影響を少なくする努力
がなされている。

そして、表面の平坦度のモニターは、通常、ＳＥＭによ
る表面観察によって行なわれる。

〔発明が解決しようとする問題点〕

しかし、従来のＳＥＭによって表面観察を行なう方法に
よれば、単に凹凸を定性的に判断できるだけであり、定
量的に測定することができないという問題がある。

またチップの断面を観察するという方法もあるが、観察
までの準備自体が煩雑であり、またインプロセス的なモ
ニターが行なえないという問題がある。

更に極細針の走査による平坦度のモニタ一方法もあるが
、デバイスに直接コンタクトするため傷がつき、また針
のサイズの制約から微細デバイスの平坦度のモニターに
は適さないという問題がある。

本発明はかかる従来の問題に鑑みて創作されたものであ
り、平坦度のモニターを高精度に、かつ容易に行なうこ
とのできる半導体装置およびその表面の平坦度の検査方
法の提供を目的とする。

〔問題点を解決するための手段〕

第１図は本発明の詳細な説明する図である。同図（ａ）
は半導体ウェハー上の上面図であり、Ａはスクライブラ
イン上に形成された本発明の表面平坦化処理後の平坦度
の検査に用いられるパターンである。また同図（ｂ）は
その模式的断面図である。この図に示すように、平坦度
を検査する場合には、該パターンを電子ビームによって
走査する。

〔作用〕

電子ビームが平坦度モニター用パターンを走査するとき
、該パターンから反射電子や二次電子が発生する。しか
し段差があるときには該段差によって反射電子や二次電
子が遮蔽されるため、同図（ｅ）に示すように、反射電
子や二次電子による信号レベルに強度差が現われる。

同図（ｄ）は、実験によって得られた段差ｄの大きさと
信号レベルＩＳ　との関係を示す図である。この図のよ
うに、ｔｏｏｏｏ人（１１Ｌｍ）以下の段差においては
、段差ｄと信号レベルＩＳ　とは比例関係にあるので、
信号レベルを検出することにより表面の平坦度を定量的
に検出することができる。また特定の信号レベル値を平
坦化の良否判定の閾値に設定することにより、高精度の
平坦性の良否判定を高精度にかつ容易に行なうことがで
きる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明する
。第２図（ａ）は本発明の実施例に係る半導体ウェハー
の部分拡大上面図であり、１は位置合わせマーク、２は
平坦度検査マーク、３は所定の回路パターンが形成され
るチップ、４は各チップ間を仕切るスクライブラインで
ある。

同図（ｂ）は平坦度の検査を行なう前の平坦度検査マー
クの断面図であり、５は半導体基板。

６は第１層目のＡ交配線である。また７は第１層目のＡ
ｎ配線６の上に被着された層間絶縁膜としてのＰＳＧ膜
、８は表面平坦化のために埋込まれたＳｉ樹脂である。

次に本発明の実施例に係る平坦度検査方法について、同
図（Ｃ）のフローチャートを参照しながら説明する。

平坦化処理工程が終了したウェハーををセットした後、
位置合わせマーク１を基準にウェハーの位置合わせを行
なう。次いで平坦度検査マーク２に電子ビームを照射し
て、反射電子および二次電子に基づく信号レベルを検出
して該マーク２の段差を測定し、平坦性の良否判定を行
なう。

次にステップ処理を行なってウェハーを移動させ、別の
平坦度検査マーク２を電子ビームで走査する。これによ
り該マーク２の平坦度が検査される。

このようにしてウェハー上に適宜配置して形成されたす
べての平坦度マーク２の平坦度の測定および平坦性の良
否判定が終了する。

平坦性の検査結果が良好であれば、ウェハーを次の工程
に送出する。

一方、良否判定で不良とされたチップについては、次の
工程における、例えばパターン形成のための電子ビーム
直接描画を行なわないことにすれば、処理時間の無駄を
省くことができる。また、はとんどのチップが不良の場
合には、該ウェハーを没にすることで以後の処理工程の
合理化を図ることができる。更に平坦度の測定結果に基
づき平坦化条件を見直して変更したり、あるいは平坦化
処理を再度追加するなどしてより最適な平坦化が可能と
なる。

なお位置合わせを電子ビームで行なう場合には、該位置
合わせマークの電子ビームによる走査と平坦度検査マー
クの電子ビームによる走査とを同時に行なってもよい。

これにより検査時間の短縮が可能となる。

次に本発明の別の実施例について説明する。

第３図（ａ）は平坦度検査マークの断面図であり、通常
のプロセス工程と同様にして形成される。図において、
５は半導体基板、６は第１層目のＡ見配線、７は層間絶
縁膜としてのＰＳＧ膜。

８は表面平坦化処理によって埋込まれたＳｉ樹脂。

９は全面に被着された第２層目配線用のＡｎ膜。

ｌＯはその上に被着されたレジスト膜である。

次いで本発明の別の実施例に係る平坦度検査方法につい
て、同図（ｂ）のフローチャトを参照しながら説明する
。

同図（ａ）のように、レジスト膜１０が被着されたウー
ハ−を電子線直接描画装置にセットした後、位置合わせ
マークに電子ビームを走査することにより、ウェハーの
位置合わせを行なう０次し）で特定の平坦度検査マーク
に対して電子ビームを走査することにより、平坦度の測
定および平坦性の良否判定を行なう。

その平坦度検査マークの平坦性が不良のときには、該マ
ークに対応するチップ上のレジスト膜１０に対して電子
ビームの直接描画を行なわず、直ちにステップ処理して
ウェハーを移動させ、次の平坦度検査マークの平坦性の
検査を行なう。

平坦性が良好なとき、該マークに対応するチップ上のレ
ジスト膜ｌＯに対して電子ビームの直接描画を行なう。

このように、平坦性の良好なチップに対してのみ、レジ
ス）ｌｉｉｏに対する電子ビームの直接描画を行なうこ
とにより、第２層目のＡｎ配線の細りゃ断線不良の無い
信頼性の高いデバイスを作成することができる。また平
坦性の悪いチップには電子ビーム直接描画を行なわない
ので、無駄な処理時間を省いてスルーブツトの向上を図
ることができる。

なお実施例ではＡＭ配線工程に適用する場合について説
明したが、他の配線工程についても適用できることは勿
論である。

〔発明の効果〕

以上説明したように、本発明によれば半導体ウェハー上
に平坦度検査パターンを形成し、該検査パターンを介し
て平坦化処理工程後の平坦度を定量的に測定することが
できるので、平坦性の良否判定を容易にかつ高精度に行
なうことが可能となる。またこの検査結果を利用するこ
とにより、半導体デバイスの製造効率の向上および信頼
性の向上を図ることが可能となる。

【図面の簡単な説明】

第１図は本発明の詳細な説明する図、 第２図は本発明の詳細な説明する図、 第３図は本発明の別の実施例を説明する図である。 （符号の説明） ｌ・・・位置合わせマーク、 ２・・・平坦度検査マーク、 ３・・・チップ、 ４・・・スクライブライン、 ・　　５・・・半導体基板、 ６・・・第１層目のＡ交配線、 ７・・・ＰＳＧ膜、 ８・・・Ｓｉ樹脂、 ９・・・第２層目の配線用のＡｎ膜、 ｌＯ・・・レジスト膜。

Claims (3)

【特許請求の範囲】
1. （１）平坦化処理工程後の該半導体装置の表面の平坦度
   を検査するためのテストパターンがウェハー上に設けら
   れていることを特徴とする半導体装置。
2. （２）前記テストパターンはチップ毎に、または数チッ
   プ毎に設けられていることを特徴とする特許請求の範囲
   第１項に記載の半導体装置。
3. （３）ウェハー上に設けられた平坦度を検査するための
   テストパターンを電子ビームで走査することにより、平
   坦化処理工程後の半導体装置の表面の平坦度を検査する
   ことを特徴とする方法。