JPS63278011A - 焦点検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電荷結合素子（ＣＣＤ）等の電荷容積形の光
電変換部を用いて自動的に焦点検出を行なう焦点検出装
置に関する。

〔従来の技術〕

このような焦点検出装置の従来例としては特開昭５７−
６４７１１号公報に記載のカメラの自動焦点検出装置が
ある。この従来例は適応できる被写体輝度の範囲を広く
、かつ焦点精度を高くし、動きのある被写体でも適応で
き、各種の交換レンズにも適応できるようにするために
、被写体の像を受光する光電変換部の電荷蓄積時間を制
御している。

ここでは、レンズ系の撮像面位置と等価な部位に、複数
個の電荷蓄積形の微少光電素子からなる光電素子列、お
よび該光電素子列に対応した走査回路を有する自己走査
形の光電変換部を設け、該光電変換部の出力を用いて被
写体像のコントラストの変化から被写体像の合焦状態を
検出するカメラの自動焦点検出装置において、該光電素
子列の近傍で、かつ同一平面上に電荷蓄積形光型素子か
らなるモニタ用の光検出器を配設し、該モニタ用の光検
出器の電荷蓄積量が所定レベルに達するまでの時間によ
り上記自己走査形の光電変換部の電で１蓄積時間を制御
している。

しかしながら、この方法では低輝度の時には電荷蓄積時
間が長くなる欠点がある。これは、高速性能が要求され
る焦点検出装置においては大きな問題であった。

また、特開昭５９−１４０４０９号は位相差法による焦
点検出装置であるが、モニタ用の光検出器を用いずに、
別の方法で低照度の場合の応答性を改善している。

すなわち、受光部の受光面照度が低すぎて電荷蓄積時間
が基亭時間を越える場合には、電荷蓄積開始から基準時
間経過時の電荷蓄積量に基づいて焦点調節状態を検出す
るとともに、さらにその時の電荷蓄積量が所定値を下回
る場合は、１を越える値で増幅した電荷蓄積量に基づい
て焦点調節状態を検出するようにしている。

しかしながら、この装置では比較的速い時間（例えば、
１００　ｉｓ）で電荷蓄積を打ち切ったとすると、比較
的明るい被写体でも蓄積レベルが低くなる。これを増幅
して焦点検出を行なっても、Ｓ／Ｎ比の改善はできず、
高精度の焦点検出はできない。また、電荷蓄積時間の限
界を長時間に設定すると、かなり暗い疲写体でも精度良
く焦点検出ができるが、焦点検出に時間がかかってしま
う。

〔発明が解決しようとする問題点〕

このように従来の焦点検出装置は被写体の輝度が低い場
合は、検出精度を低下させることなく高速動作を行なう
ことができない欠点があった。

この発明は上述した事情に対処すべくなされたもので、
その目的は低輝度でも比較的高速で、しかもＳ／Ｎ比を
良くして高精度に焦点検出を行なえる簡単な構成の焦点
検出装置を提供すること士ある。

〔問題点を解決するための手段〕

この発明による焦点検出装置は被写体像を受光する電荷
蓄積形の光電変換画素列３Ｂと、光電変換画素列３Ｂか
ら出力されるアナログ信号をディジタル信号に変換する
Ａ／Ｄ変換器１６と、このディジタル信号に基づき被写
体までの距離を演算するＣＰＵｌ０と、光電変換画素列
３６に受光される被写体像の明るさを検出する電荷蓄積
形の光電変換素子からなるモニタ画素４４と、電荷蓄積
開始からの経過時間に応じて異なったレベルに切換えら
れる基準レベルＶｔｈを発生する基準発生手段と、モニ
タ画素４４の出力ＭＯ３ｉｎと基準レベルｖｔｈを比較
し、両者が所定の関係になった時に光電変換素子列の電
荷蓄積を終了させる比較器ＣＯＭＰ、とを具備し、基準
レベルｖｔｈは電荷蓄積の終了時の光電変換画素列３６
の電荷蓄積レベルが電荷蓄積開始からの経過時間に応じ
て減少するように切換えられる。

（作用〕 この発明による焦点検出装置によれば、電荷蓄積レベル
が所定レベルに達していなくてもある程度精度良く焦点
検出できる点に鑑み、電荷蓄積が撮影者にとって遅いと
感じない程度の比較的短時間（例えば、１００　ｉｓ）
以上続く場合は、Ｓ／Ｎ比はある程度悪くなっても早く
電荷蓄積を終えるために、モニタ画素の出力と比較され
る基準レベルを時間の経過とともにモニタ画素の出力に
近づけていく。そして、電荷蓄積レベルが低くても、Ａ
／Ｄ変換器の能力をフルに発揮するため、光電変換画素
列の出力信号の最大値がＡ／Ｄ変換器の最大変換値（例
えば、８ビツトならば２５Ｂ）にほぼ等しくなるように
、基準レベルの変化に応じて、Ａ／Ｄ変換器の１ディジ
ット当りの電圧を低下させる。

〔実施例〕

以下図面を参照してこの発明による焦点検出装置の一実
施例を説明する。第１図は第１実施例の電気回路の主要
部のブロック図である。この実施例の焦点検出原理は公
知の位相差法゛を用いるとし、光学系の詳細は特開昭５
５−１５５３３１号公報に、焦点検出回路の詳細は特開
昭５９−１４０４０９号公報に既に記載されているので
、詳細な説明は省略する。

第１実施例はＣＰ　Ｕ　ｔｏと、ＣＣＤイメージセンサ
１２と、ＣＣＤドライバ１４と、Ａ／Ｄ変換器１６と、
レンズＲＯＭ　１８と、レンズ駆動回路２０と、表示部
２２と、フォトインクラブタ２４とを具備する。

ＣＣＤの転送りロック信号φ１．φ２と、ＣＣＤ出力を
一定期間サンプルホールドするための信号ＳＨと、各画
素の電荷蓄積エリアの電荷蓄積レベルが所定レベルに達
した時にオーバーフロードレインに信号を流し込み、信
号があふれ出すのを制御するとともに、電荷蓄積レベル
を初期設定する信号ＯＦＧと、各画素の電荷をＣＣＤ転
送ラインに転送するための信号φＴと、ＣＣＤのフロー
ティングディフュージョン（ＦＤ）を周期的にリセット
する信号φＲがＣＣＤドライバ１４からＣＣＤイメージ
センサ１２に供給される。

ＣＣＤイメージセンサ１２の画素のうちアルミ被覆で覆
われた部分の暗出力信号をサンプルホールドする信号０
ＢＳＨがＣＰＵｌ０からＣＣＤイメージセンサ１２に供
給される。

電荷蓄積時間を制御するために画素列の近傍に配置され
たモニタ画素の電荷蓄積レベルを示すモニタ信号ＭＯＳ
１ｎと、画素列の電荷蓄積レベルを示すＣＣＤアナログ
出力Ｏ８と、暗信号出力ＯＢがＣＣＤイメージセンサ１
２からＡ／Ｄ変換器１６に供給される。

Ａ／Ｄ変換の６１否をＣＰ　Ｕ　１０に知らせる信号Ｄ
ＡＴＡＲＤＹがＣＣＤドライバ１４からＣＰＵｌ０に供
給される。

ＣＣＤドライバ１４の基準クロックφ１ｎと、電荷蓄積
開始を制御するスタート信号Ｒ８がＣＰＵＩＧからＣＣ
Ｄドライバ１４に供給される。

電荷蓄積時間の終了を制御する蓄積終了信号ＭＯＳｏｕ
ＬがＡ／Ｄ変換器１ＢからＣＣＤドライバ１４に供給さ
れる。

Ａ／Ｄ変換器の１ディジット当りの電圧を変換する制御
信号ＤＩＧＩＴＣＯＮＴ　（３ビツト）と、逐次比較方
式でＡ／Ｄ変換を行なう際に用いられるディジタル信号
Ｂ　Ｉ　ＴＣＯＮＴ　（８ビツト）がＣＰＵＩＧからＡ
／Ｄ変換器ｔｅに供給される。

ディジタル信号ＢＩＴＣＯＮＴをＤ／Ａ変換した値とＣ
ＣＤアナログ出力Ｏ８との比較結果Ａ　Ｄ　ｏｕｔ　　
（１ビツト）がＡ／Ｄ変換器１６からＣＰ　Ｕ　１０に
供給される。

レンズＲＯＭ　１Ｂは撮影レンズ鏡筒２６内に設けられ
、レンズのＦ値や、像のずれ量からレンズのデフォーカ
ス量を演算するための変換係数等の焦点検出に必要なデ
ータが予め記憶されている。

レンズ駆動回路２０はデフォーカス量に基づいてモータ
２８により撮影レンズを駆動する。

表示部２２は合焦しているか否かを、例えばファインダ
内部に表示する部分である。

位相差法による焦点検出の場合は、像の相対間隔よりデ
フォーカス量を演算し、それに基づいて撮影レンズを駆
動するに当り、レンズの移動量をＣＰＵＩＧにフィード
バックする必要があるが、レンズの移動量はレンズ駆動
用モータ２Ｂの回転数で代用するのが一般的であり、Ｌ
ＥＤＩ、ＰＤＩはこのためのものである。すなわち、レ
ンズ駆動回路２０が駆動され、モータ２８が回転すると
、レンズ鏡筒の回転部材３０に等間隔に設けられたスリ
ットが回転し、同スリットの通路を挟んで回転検出用の
発光ダイオードＬＥＤＩとフォトダイオードＰＤＩとが
対向配置されてなるフォトインクラブタ２４がスリット
の数を計数する。ＣＰ　Ｕ　１０はスリットのカウント
数をメモリに格納し、所定量に達した時にモータ２８の
回転を停止する。

第２図はＣＣＤイメージセンサ１２の詳細なブロック図
である。ＣＣＤイメージセンサ１２は画素列３Ｂ、オー
バフローゲート３８、転送ゲヒト４０、ＣＣＤアナログ
シフトレジスタ４２、モニタ画素４４を具備する。

オーバフローゲート３８には信号ＯＦＧが供給される。

転送ゲート４０には転送信号φＴが供給される。ＣＣＤ
アナログシフトレジスタ４２にはクロック信号φ１．φ
２が供給される。ＣＣＤアナログシフトレジスタ４２の
出力信号は増幅器４６を介してサンプルホールド回路４
８に供給される。ＣＣＤアナログシフトレジスタ４２の
出力端子はトランジスタＦＥＴＩを介して電源ＶＤＤに
接続されるとともに、コンデ、ンサＣ１を介して接地さ
れる。トランジスタＦＥＴ１のゲートにはリセット信号
φＲが供給される。

サンプルホールド回路４８にはサンプルホールド信号Ｓ
Ｈが供給される。サンプルホールド回路４８の出力がＣ
ＣＤアナログ出力信号Ｏ８になる。増幅器４Ｂの出力が
ＯＢサンプルホールド回路５０に供給される。ＯＢサン
プルホールド回路５ｏには信号０ＢＳＨが供給される。

ＯＢサンプルホールド回路５０の出力が暗信号出力ＯＢ
となる。

モニタ画素４４の出力がモニタ信号ＭＯ３Ｉｎとなる。

モニタ画素４４の出力端子はトランジスタＦＥＴ２を介
して電源ＶＤＤに接続されるとともに、コンデンサＣ２
を介して接地される。トランジスタＦＥＴ２のゲートに
はスタート信号Ｒ８が供給される。スタート信号Ｒ８が
“Ｌ”、レベルになると、モニタ画素４４の光強度に応
じてコンデンサＣ２の電荷が放電される。すなわち、モ
ニタ出力ＭＯＳ１ｎは時間とともに減少する信号である
。

コンデンサＣ２の電荷はトランジスタＦＥＴ２によりス
タを一ト信号Ｒ３が“Ｈ″の時にＶＤＤによりリセット
される。

ＣＣＤアナログシフトレジスタ４２に転送された電荷は
２相の転送りロック信号φ１．φ２により順次１列に転
送され、コンデンサ（出力容量）Ｃ１に蓄積される。な
お、信号電荷が０１に蓄積される直前に転送りロック信
号φ１．φ２に同期したリセットパルスφＲによりコン
デンサＣ１はＶＤＤにリセットされる。コンデンサＣ１
に蓄積された信号電荷は増幅器４６により増幅され、転
送りロック信号φ１．φ２に同期し、φ１．φ２の１周
期の間、サンプルホールド回路４８によりホールドされ
る。ＯＢホールド回路５０は各画素のうち、アルミ被覆
で覆われた画素の暗、出力ＯＢをホールドする回路であ
る。０ＢＳＨは暗出力（ＯＢ）ホールド信号である。

第３図はＡ／Ｄ変換器１Ｂの詳細な回路図である。

このＡ／Ｄ変換器１８は逐次比較、型のＡ／Ｄ変換器で
あり、主に、Ｄ／Ａ変換部５４、ＣＣＤアナログ出力信
号Ｏ８とＤ／Ａ変換部５４の出力信号を比較する比較器
ＣＯＭＰ２からなり、Ｄ／Ａ変換部５４の出力信号がＣ
ＰＵｌ０から出力されるＢＩＴＣＯＮＴ信号により制御
される。

Ｄ／Ａ変換部５４は重み電源型Ｄ／Ａ変換部であり、ベ
ースが共通に接続されたＮＰＮトランジスタＱＯ〜Ｑ８
と、トランジスタＱＯ〜Ｑ８のエミッタにそれぞれ接続
された抵抗ＲＯ〜Ｒ８と、トランジスタＱＯ〜Ｑ７のコ
レクタにそれぞれ一対づつ接続されたスイッチング用ト
ランジスタ対Ｑ９　、　ＱＩＯ；　Ｑｌｌ、　Ｑ１２．
・・・Ｑ　２３．　Ｑ　２４を具備する。

ＣＰＵｌ０の出力Ｂ　Ｉ　ＴＣＯＮＴの各ビットＡＤＯ
〜ＡＤ７がスイッチング用トランジスタ対の一方のトラ
ンジスタＱ９．Ｑｌｌ、・・・Ｑ２３のゲートにはその
まま、他方のトランジスタＱＩＯ，Ｑ１２゜・・・Ｑ２
４のゲートにはノットゲートＧＯ〜Ｇ７を介してそれぞ
れ接続される。

上記他方のトランジスタＱＩＯ，Ｑ１２．・・・Ｑ　２
４（７）コレクタがＶＤＤに接続される。上記一方のト
ランジスタＱ９．Ｑｌｌ、・・・Ｑ２３のコレクタがＤ
Ａ変換出力として比較器ＣＯＭＰ２の非反転入力端子に
供給される。比較器Ｃ、ＯＭ　Ｐ　２の反転入力端子に
はＣＯＤアナログ出力信号ｏｓが供給される。

なお、暗信号ＯＢが演算増幅器Ａ１抵抗ＲＩＯを介して
比較器ＣＯＭＰ２の非反転入力端子に供給される。

トランジスタＱ２５．　Ｑ２９〜Ｑ４４と、定電流源１
ｏは重み電源型Ｄ／Ａ変換部５４の基弗電流を発生する
部分である。トランジスタＱ２８〜Ｑ２Ｂと、抵抗Ｒ９
と、比較ｉｃＯＭＰ１４；！Ｄ／Ａ変換部５４の基準電
流に応じた基準電圧ｖｔｈとモニタ画素出力ＭＯ８Ｉｎ
を比較し、ＭＯ８ｉｎが基準電圧ＶＬｂより低くなると
、蓄積終了信号Ｍ　ＯＳ　ｏｕＬを“Ｈ″レベルし、Ｃ
ＣＤドライバ１４の動作を停止し、画素列３Ｂにおける
電荷蓄積を終了させるための回路である。

トランジスタＱＯ〜Ｑ８はベースを共通に接地されたＮ
ＰＮ　）ランジスタであり、そのエミッタ面積はｘｌ、
ｘ２．・・・Ｘ１２８．Ｘｉと示しである比率で異なっ
ている。トランジスタＱＯ〜Ｑ８のエミッタ抵抗ＲＯ〜
Ｒ８はトランジスタＱＯ〜Ｑ８の特性のばらつきを押え
るための抵抗である。

エミッタ抵抗ＲＯ〜Ｒ８の他端は接地されている。

すなわち、トランジスタＱＯ〜Ｑ８はカレントミラー接
続されていて、例えばＸ３２と示されているトランジス
タＱ５には×１と示されているトランジスタＱｌに流れ
る電流の３２倍の電流が流れることを意味している。

トランジスタＱ８のコレクタはＰＮＰ　）ランジスタＱ
２５のコレクタに接続される。トランジスタＱ２５．　
Ｑ２９．　Ｑ３０はカレントミラー回路を構成する。ト
ランジスタＱ２５．　Ｑ２９のベースは共通に接続され
、トランジスタＱ２９のコレクタはトランジスタＱ３１
−Ｑ３３のコレクタに接続される。ＰＮＰトランジスタ
０３０はエミッタがトランジスタＱ２９のベースに、ベ
ースがトランジスタＱ２９のコレクタに接続され、コレ
クタが接地される。トランジスタ０３１〜０３３のエミ
ッタは接地される。

トランジスタＱ３１．　Ｑ３２．　Ｑ３３はそれぞれト
ランジスタ対Ｑ４１．　Ｑ４３．　Ｑ３５とカレントミ
ラー回路を構成する。トランジスタＱ３５のベースには
スイッチング用ＮＰＮ　）ランジスタＱ３４のコレクタ
が接続され、トランジスタＱ３４のエミッタは接地され
る。ＣＰＵｌ０のＤＩＧＩＴＣＯＮＴ出力のビットＡＯ
がトランジスタＱ３４のベースに接続される。同様に、
トランジスタＱ４３のベース・エミッタ間にはスイッチ
ング用ＮＰＮ　）ランジスタＱ４４が、トランジスタＱ
４１のベース・エミッタ間にはスイッチング用ＮＰＮ　
トランジスタＱ４２が接続される。ＣＰＵｌ０のＤ　Ｉ
　Ｇ　Ｉ　ＴＣＯＮＴ出力のビットＡｔ、Ａ２がそれぞ
れトランジスタＱ４４．０４２のゲートに接続される。

トランジスタ０３８〜Ｑ３９はカレントミラー接続、さ
れ、トランジスタ０３Ｂ−Ｑ３９のエミツタ面積比はそ
れぞれｘｌ、ｘ２．ｘ４．ｘｌになっている。

すなわち、トランジスタ０３Ｂ、　Ｑ３７．　０３ｇ、
　　Ｑ３９のエミッタ電流は１：２：４：１の比で流れ
る。

トランジスタＱ３９のベースにはＰＮＰ　）ランジスタ
Ｑ４０のエミッタが接続され、トランジスタＱ４０のベ
ースはトランジスタＱ１９のコレクタに接。

続され、トランジスタＱ４０のコレクタは接地される。

トランジスタＱ３９のコレクタは定電流源ＩＯに接続さ
れる。

このＡ／Ｄ変換器１４は画素列３Ｂの電荷蓄積時間を制
御するために、モニタ出力ＭＯ８ｉｎが基準電圧ｖｔｈ
に一致すると、蓄積終了信号Ｍ　ＯＳ　ｏｕｔをＣＣＤ
ドライバ１４に供給するが、次にこの動作を説明する。

電荷蓄積開始（スタート信号Ｒ８が“Ｌ”レベルになる
）を蓄積時間ｔの基準とし、 ０≦ｔ＜Ｔｏ　　（Ｔｏは一定時間、例えばｔｏｏ　ａ
ｓ）の間は、ＣＰ　Ｕ　１０はＤＩＧＩＴＣＯＮＴ出力
のビットＡＯ，Ａｔを“Ｈ”レベルに、ビットＡ２を“
Ｌ°レベルにする。これにより、トランジスタＱ３４．
　Ｑ４４はオンし、トランジスタＱ４２はオフするので
、トランジスタＱ３３．　Ｑ３２はオフし、トランジス
タＱ３１のみオンする。トランジスタＱ３１にはトラン
ジスタＱ３８のエミッタ電流と等しい４Ｉｏの電流が流
れる。従って、トランジスタＱ２８のコレクタ電流も４
１ｏとなり、比較器ＣＯＭＰ１（７）基準電圧Ｖｔｈ（
ｔＶｍ　−４１ｏ　Ｒ９となる。なお、ｖｌｍは所定電
圧であり、ＭＯ８１ｎの電荷蓄積開始電圧に等しい値に
設定されている。

０≦ｔ＜Ｔｏの期間にモニタ出力が Ｖｍ　−４１ｏ　Ｒ９まで減少すれば、そこで電荷蓄積
は終了する。

一方、トランジスタＱ８には４１ｏが流れているので、
トランジスタＱＯには４１ｏ、トランジスタＱｌには２
Ｘ４１ｏ　、・・・トランジスタＱ７には１２８Ｘ４１
ｏの電流が流れる。すなわち、Ｄ／Ａ変換部５４の１デ
ィジット当りの電圧は４ＩｏＲＩＯである。

画素列３ＢからのＣＣＤアナログ出力Ｏ８は比較器ＣＯ
ＭＰ２でＤ／Ａ嚢換部５４の出力と逐次比較されること
によりディジタル信号に嚢換される。

ここで、逐次比較方式のＡ／Ｄ嚢換動作について簡単に
説明する。

先ず、ＣＰ　Ｕ　１０のＢＩＴＣＯＮＴ出力のビットＡ
ＤＯ〜ＡＤ８を“Ｌ”レベルにし、ビットＡＤ７のみを
“Ｈ＃レベルにすると、スイッチング用トランジ不タ対
のうちトランジスタＱ９゜Ｑｌｌ、・・・Ｑ２１．　　
Ｑ２４がオフし、トランジスタＱ１０゜Ｑ１２．・・・
Ｑ２２．　　Ｑ２３がオンする。このため、Ｄ／Ａ出力
に１２８Ｘ４１ｏの電流が流れ、Ｄ／Ａ出力電圧（Ｖ　
ｄａ）はＶｏｂ−１２８Ｘ４１ｏ　ＲＩＯとなる。ただ
し、ＶｏｂはＣＯＤの暗出力電圧である。

このＶｄａとＣＣＤアナログ出力電圧Ｖｏｓが比較器Ｃ
ＯＭＰ２で比較される。Ｖｄａ≧Ｖｏｓの時は、比較器
ＣＯＭＰ２の出力Ａ　Ｄ　ｏｕｔは“Ｈ”レベルとなり
、ＡＤ斐換出力のＭＳＢ　（ＡＤ７　）を“１′と決定
し、ＶｄＨ＜Ｖｏｓの時は、Ａ　Ｄ　ｏｕｔは“Ｌ”レ
ベルとなり、ＭＳＢを“０”と決定する。

同様の操作をＬＳＢ　（ＡＤＯ）のレベルが決定される
まで行ない、８ビツトのＡ／Ｄ変換出力を求める。

もし、０≦ｔ＜Ｔｏでモニタ出力ＭＯ３ｉｎが基準電圧
Ｖｔｈ（＝Ｖｍ　−４１ｏ　Ｒ９）に達しない時は、次
のＴＯ≦ｔ＜Ｔｌ　　（Ｔｌは一定時間、例えば２００
　ｍｓ）期間で、ＣＰＵｌ０はＤＩＧＩＴＣＯＮＴ出力
のビットＡＯ，Ａ２を“Ｈ”レベルにし、ビットＡＩを
“Ｌ”レベルにする。これにより、トランジスタＱ２８
のコレクタには２Ｉｏの電流が流れることにより、基準
電圧Ｖｔｈは Ｖｍ　−２１ｏ　Ｒ９となり、電荷蓄積レベルが０≦ｔ
＜Ｔｏ切期間半分になる。このため、電荷蓄積時間が短
縮され、高速動作が可能になる。また、Ｄ／Ａ変換部５
４の１ディジット当りの電圧は２１ｏＲＩＯとなり、同
じく０≦ｔ＜Ｔｏ切期間半分になる。この結果、Ａ／Ｄ
変換器１６は８ビツトをフルに使うので、ＣＯＤ出力Ｏ
８のＡ／Ｄ変換値は０≦ｔ＜Ｔｏ切期間場合と同一の値
であり、電荷蓄積レベルが半分になっても、高精度の合
焦演算ができる。

ＴＯ≦ｔ＜Ｔ１期間においても、電荷蓄積が終了しない
時は、ＣＰＵｌ０はＤＩＧＩＴＣＯＮＴ出力のビットＡ
Ｏを“Ｌ”レベル、ビットＡＩ。

Ａ２を“Ｈ２レベルにする。これにより、トランジスタ
０２ｇのコレクタには１０の電流が流れることにより、
基準電圧はＶｍ−１ｏＲ９となる。この結果、電荷蓄積
レベルはＴＯ≦ｔ＜ＴＩ初期間さらに半分になる。一方
、Ｄ／Ａ変換部５４の１ディジット当りの電圧もＴＯ≦
ｔ＜ＴＩ初期間半分にな、るため、やはり、Ａ／Ｄ変換
器１Ｂは８ビツトをフルに使え、Ｃ’ＣＤ出力Ｏ８のＡ
／Ｄ変換値はＴｌ≦ｔ＜ＴＩ初期間場合と同一の値であ
り、合焦演算の精度は低下しない。

ｔ≧７２　　（Ｔ２は一定時間、例えば３００　ａｓ）
では電荷蓄積レベルを零にするため、ｔ−７２で強制的
に電荷蓄積は終了する。

第４図はこの様子を示す図である。横軸は電荷蓄積開始
点を起点とした電荷蓄積時間ｔ１縦軸は％＝　９　ｆｆ
ｌ力（Ｍ　ＯＳ　ｌｎ）　テある。ＢＶＯ，ＢＶｌ。

・・・ＢＶ５は各被写体照度の時のモニタ出力であり、
ＢＶＯ＞ＢＶＩ　＞ＢＶ２　＞ＢＶ３　＞ＢＶ４　＞Ｂ
Ｖ５である。各直線がｖｔｈと交わる時が電荷蓄積終了
時である。

従来例のように、７１１　／、ｉｌ蓄積時間を、例えば
Ｔ。

と一定にし、増幅する方法ではＢＶ２〜ＢＶ５のように
被写体照度が暗い場合、Ｓ／Ｎ比が悪くなり、合焦精度
が悪くなっていた。一方、基準電圧ｖｔｈを一定、例え
ばｔ　−Ｔ２　　（３００ａｓｓ）とする従来例では、
合焦検出時間が長くなるという欠点があった。しかしな
がら、この実施例では電荷蓄積が撮影者にとって遅いと
感じない程度の比較的短時間（例えば、１００　ａｓ）
以上続く場合は、電荷蓄積レベルを低下させることによ
り、電荷蓄積時間を短縮できる。その際、Ａ／Ｄ変換器
１Ｂの１ディジット当りの電圧を低下させることにより
、電６；Ｉ蓄積レベルが低下しても、焦点検出の精度が
低下しない。

第５図はＣＣＤドライバ１４の回路図であり、第６図は
その動作を示すタイミングチャートである。

ＣＣＤドライバ１４は分周器となるフリップフロップＦ
ＦＯ〜ＦＦ４を有し、基準クロックφｉｎがフリップフ
ロップＦＦＯに入力される。フリップフロップＦＦ４か
らクロック信号φ１．φ２が出力される。フリップフロ
ップＦＦ２．ＦＦ３に接続されるフリップフロップＦＦ
５の出力がＡＮＤゲートＧ８　、　　Ｇ９　、　　ＧＩ
Ｏを介して信号φＲ，ＳＨとして出力される。蓄積終了
信号Ｍ　ＯＳ　ｏｕｔと、フリップフロップＦＦ３〜Ｆ
Ｆ４の出力がＡＮＤゲートＧｌｌに供給される。ＡＮＤ
ゲートＧｌｌの出力かＡＮＤゲートＧ１２、フリップフ
ロップＦＦ７を介して転送信号φＴとして出力される。

リセット信号Ｒ５かノットゲートＧ１３．フリップフロ
ップ接続されたＮＡＮＤゲー）Ｇ１４．　　ＧＩ５．　
フリップフロップＦＦ８．ＡＮＤゲートｃ　ｔｅ、フリ
ップフロップＦＦ９．ＦＦ８．ＯＲゲートＧ１７を介し
て信号ＯＦＴ、ＤＡＴＡＲＤＹとして出力される。

なお、この発明は上述した実施例に限定されず、発明の
要旨を逸脱しない範囲で種々変形可能である。実施例で
は、電荷蓄積レベルが低下してもＡ／Ｄ’＆換器１Ｇの
能力をフルに発揮させるために、Ａ／Ｄ変換器１６の１
ディジット当りの電圧を電荷蓄積レベルの低下とともに
低下させたが、画素列から出力されるアナログ信号を増
幅する増幅器の増幅率を増加させてもよい。また、モニ
タ出力ＭＯＳＩｎは時間とともに減少する信号としてか
、逆に、時間とともに増加する信号としてもよい。

さらに、焦点検出方法としては位相差法を用いたが、コ
ントラスト法等を用いてもよい。

〔発明の効果〕

以上説明したようにこの発明によれば、低輝度でも精度
を低ドさせることなく、高速で焦点検出ができる簡単な
構成の焦点検出装置が提供される。

【図面の簡単な説明】

第１図はこの発明による焦点検出装置の一実施例の構成
を示すブロック図、第２図はＣＣＤイメージセンサのブ
ロック図、第３図はＡ／Ｄ変換器の回路図、第４図は電
荷蓄積時間の経過と電荷蓄積レベルの関係を示す特性図
、第５図はＣＣＤドライバの回路図、第６図はＣＣＤド
ライバの動作を示すタイミングチャートである。 １０・・・ＣＰＵ １２・・・ＣＣＤイメージセンサ １４・・・ＣＣＤドライバ １６・・・Ａ／Ｄ変換器 １８・・・レンズＲＯＭ ２０・・・レンズ駆動回路 ２２・・・表示部 ２４・・・フォトインタラプタ 出願人代理人　弁理士　坪井　淳 宮 手続補正書 昭和　　＠２．朗２４　日 特許庁長官　　黒　１）明　雄　殿 １、事件の表示 特願昭６２−２９８８号 ２、発明の名称 焦点検出装置 ３、補正をする者 事件との関係　　特許出願人 （０３７）　　オリンパス光学工業株式会社４、代理人 東京都千状田区霞が関３丁目７番２号　ＵＢＥビル〒１
００　　ｍ話　０３　（５０２）３１８１　（大代表）
７、補正の内容 （１）明細書第１２頁、第５行目に記載の「スタを一ト
」を「スタート」と訂正する。 （２）　　明細書第１６頁、′第１６行目に記載の「ゲ
ート」を「ベース」と訂正する。 （３）明細書第２３頁、第１３行目に記載のｒｏＦＴＪ
をｒｏＦＧＪと訂正する。 （４）　　明細書第２４頁、第２行目に記載の「してか
」を「したか１」と訂正する。 （５）　　図面第３図を別紙のように訂正する。

Claims (2)

【特許請求の範囲】
1. （１）被写体像を受光する電荷蓄積形の光電変換素子列
   と、前記光電変換素子列から出力されるアナログ信号を
   ディジタル信号に変換するアナログ／ディジタル変換手
   段と、前記ディジタル信号に基づき被写体までの距離を
   演算する手段を具備する焦点検出装置において、前記光
   電変換素子列に受光される被写体像の明るさを検出する
   電荷蓄積形の光電変換素子からなるモニタ手段と、電荷
   蓄積開始からの経過時間に応じて異なったレベルに切換
   えられる基準レベルを発生する基準発生手段と、前記モ
   ニタ手段の出力と前記基準レベルを比較し、両者が所定
   の関係になった時に前記光電変換素子列の電荷蓄積を終
   了させる蓄積制御手段とを具備し、前記基準発生手段は
   電荷蓄積の終了時の前記光電変換素子列の電荷蓄積レベ
   ルが電荷蓄積開始からの経過時間に応じて減少するよう
   に切換えられる基準レベルを発生することを特徴とする
   焦点検出装置。
2. （２）前記アナログ／ディジタル変換手段の１ディジッ
   ト当りの電圧を前記基準レベルに応じて切換えることを
   特徴とする特許請求の範囲第１項に記載の焦点検出装置
   。